1 你们知道FIFO最小深度计算吗-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

你们知道FIFO最小深度计算吗

FPGA设计论坛 来源:CSDN技术社区 作者:昨日傍晚 2021-09-10 09:23 次阅读

FIFO 最小深度计算

例子 - 1:f_wr 》 f_rd,连续读写

时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

写速率 》 读速率,FIFO迟早会被写满,但它要求至少写入120个数据后FIFO不满。

写入120个数据耗时 120 * 12.5 ns = 1500 ns。

写入开始后FIFO内数据以 30M/Date 速率增加。

数据增加持续了 1500 ns ,FIFO最小深度:0.0000015 * 30000000 = 45

例子-1 总结公式:

de4c36ea-117d-11ec-8fb8-12bb97331649.png

例子 - 2 :f_wr 》 f_rd & 写速率 》 读速率,非连续读写

写时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

写入后立即开始读取 ,读写宽度相同。

2个时钟中有1个数据写入(写速率:80M * 1/2 = 40M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

FIFO迟早会被写满 ,但它要求至少写入120个数据后FIFO不满。

写一个数据耗时:2/80MHz = 25ns

需要至少写入120数据,耗时:25 * 120 = 3000ns

例子2只是读写速率和例子1不同,可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (40M-12.5M)*120/40M = 83

例子 - 3:f_wr 《 f_rd ,连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

FIFO_DEPTH 》 1 即可。读速率比写速率快,数据不会滞留。

例子 -4:f_wr 《 f_rd & 写速率 》 读速率,非连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

2个时钟中有1个数据写入(写速率:30M * 1/2 = 15M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

虽然写时钟小于读时钟频率,但是,宏观上写速率大于读速率。可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (15M-12.5M)*120/15M = 20

例子 1-4总结

当满足以下所有条件时,就可使用公式(1):

写速率 》 读速率时。

读写有效数据占比 《= 0.5,且 有效数据均匀分布在所有时间上。或者说,无论微观时间、还是宏观时间上,读写速率近似于 时钟频率 * 有效数据占比时。

当每100个时钟写80个数据时,微观时间上的写速率与数据排列有关,不能将宏观写速率带入式子(1)

例子 - 5

读写时钟频率相同。

100个时钟有80个数据写入。

10个时钟有8个数据读出。

Burst_Len = 160,也就是要求至少安全写入160个数据 。

Sol:

宏观上,读写速率相同;当FIFO足够深时,FIFO不会溢出。

微观上,写速率有多种情况:

de5c56ce-117d-11ec-8fb8-12bb97331649.png

de830166-117d-11ec-8fb8-12bb97331649.png

为了求出安全的最小FIFO深度,我们需要考虑最差的情况。

最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

从上表中可得出:最大写入速率是case 4(back to back write,中间没有空闲,速率为时钟频率 f,写入了160个 )。

读出要最慢,在写160个数据期间,读相比于写端可以认为是速率均匀的,速率为 f*8/10,读出了160 * 8 /10 = 128个。

因此 FIFO_DEPTH 》 160 - 128 = 32。用公式(1)也可以得到这个结果,写速率带入f而不是f*8/10。

总结:求解步骤

考虑最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

只考虑宏观上写入速率 》= 读出速率的情况。

确定写入Burst_Len大小。Burst_Len指的是一段连续写入区间,由于没有空隙这段时间写入速率最大最多。一定要对具体的数据分布情况具体分析,Burst_Len一定是最长的一段连续写入区间。

在微观上,确定最大写入速率。Burst_Len足够长时,写入速率 = 写时钟频率(back to back write)。而在例子 - 2中,Burst_Len很短,没有back to back write,写入速率 = 写时钟频率 * 写有效占比。

在微观上,确定最小读出速率。一般认为读出速率是均匀的,读出速率 = 读时钟频率 * 读有效占比。

带入公式(1)计算。

Burst_Len足够长时,将上面读出写入速率带入公式(1),可得到网上讨论最多的FIFO深度求解公式:

de8d5a26-117d-11ec-8fb8-12bb97331649.png

不建议直接用公式(2)无脑计算,上式只有Burst_Len足够长,发生back to back write时才适用。建议根据1~6步骤,判断微观写速率是否均匀,带入式子(1)计算。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据
    +关注

    关注

    8

    文章

    7002

    浏览量

    88937
  • fifo
    +关注

    关注

    3

    文章

    387

    浏览量

    43646
  • 计算
    +关注

    关注

    2

    文章

    449

    浏览量

    38782

原文标题:FIFO 最小深度计算

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DAC3482在按字宽度输入模式下,为啥SYNC信号每16*n个FIFO采样重复一次?

    下图是DAC3482 中FIFO的说明。该FIFO深度是8。在按字宽度输入模式下,为啥SYNC信号每16*n个FIFO采样重复一次?按照我的理解SYNC信号是用来重置
    发表于 12-20 06:04

    FIFO Generator的Xilinx官方手册

    知道FF资源在FPGA是非常珍贵的。 built-in FIFO:这种类型的FIFO只有7系列之后(包括UltraScale)才有。笔者
    的头像 发表于 11-12 10:46 330次阅读
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手册

    FIFO深度应该怎么计算

    FIFO是FPGA/IC设计中经常使用到的模块,它经常被用在两个模块之间进行数据的缓存,以避免数据在传输过程中丢失。同时FIFO也经常被用在跨时钟域处理中。
    的头像 发表于 10-25 15:20 285次阅读
    <b class='flag-5'>FIFO</b>的<b class='flag-5'>深度</b>应该怎么<b class='flag-5'>计算</b>

    Efinity FIFO IP仿真问题 -v1

    Efinity目前不支持联合仿真,只能通过调用源文件仿真。 我们生成一个fifo IP命名为fifo_sim 在Deliverables中保留Testbench的选项。 在IP的生成目录下会有以下
    的头像 发表于 10-21 11:41 978次阅读
    Efinity <b class='flag-5'>FIFO</b> IP仿真问题 -v1

    FPGA做深度学习能走多远?

    。FPGA的优势就是可编程可配置,逻辑资源多,功耗低,而且赛灵思等都在极力推广。不知道用FPGA做深度学习未来会怎样发展,能走多远,你怎么看。 A:FPGA 在深度学习领域具有独特的优势和潜力,未来
    发表于 09-27 20:53

    如何在CYUSB2014-BZXC中以8位模式配置Slave FIFO

    我有关于CYUSB2014-BZXC的问题 我想以 8 位为单位发送和接收数据。 手册中列出的Slave FIFO是16位模式的最小值,所以请教我如何在8位模式下配置Slave FIFO。 我还希望获得有关 8 位模式下信号分配
    发表于 07-04 07:40

    深度学习在计算机视觉领域的应用

    随着人工智能技术的飞速发展,深度学习作为其中的核心技术之一,已经在计算机视觉领域取得了显著的成果。计算机视觉,作为计算机科学的一个重要分支,旨在让
    的头像 发表于 07-01 11:38 771次阅读

    同步FIFO和异步FIFO区别介绍

    ,并且间隔时间长,也就是突发写入。那么通过设置一定深度FIFO,可以起到数据暂存的功能,且使得后续处理流程平滑。 时钟域的隔离:主要用异步FIFO。对于不同时钟域的数据传输,可以通过FIFO
    的头像 发表于 06-04 14:27 1557次阅读
    同步<b class='flag-5'>FIFO</b>和异步<b class='flag-5'>FIFO</b>区别介绍

    示波器怎么设置存储深度

    存储深度,也称为记录长度,是指示波器能够连续捕获和存储的采样点数。它决定了示波器能够捕获的波形的时间长度,以及能够分辨的最小时间间隔。
    的头像 发表于 05-31 15:42 1628次阅读

    关于同步FIFO和异步FIFO的基础知识总结

    FIFO是一种先进先出数据缓存器,它与普通存储器的区别是没有外部读写地址线,使用起来非常简单,缺点是只能顺序读写,而不能随机读写。
    的头像 发表于 04-09 14:23 3218次阅读
    关于同步<b class='flag-5'>FIFO</b>和异步<b class='flag-5'>FIFO</b>的基础知识总结

    计算机行业深度报告

    德赢Vwin官网 网站提供《计算机行业深度报告.pdf》资料免费下载
    发表于 03-04 10:07 0次下载

    如何清除SPI通信中的TX_FIFO和RX_FIFO

    你好, 如何清除 SPI通信中的 TX_FIFO 和 RX_FIFO?是否有任何 API 可以清除接收数据缓冲区。
    发表于 02-27 07:16

    异步FIFO结构设计

    德赢Vwin官网 网站提供《异步FIFO结构设计.pdf》资料免费下载
    发表于 02-06 09:06 0次下载

    ADXL362中断从FIFO里读取的数据和从寄存器里读取的数据相差特别大的原因?

    你们好,我设置中断从FIFO里读取的数据和从寄存器里读取的数据相差特别大(平放在桌面上z轴正向受重力,寄存器1000左右,要比FIFO数值大200多,其他轴同样情况),请问一下哪个数据是正确的?
    发表于 12-29 08:10

    ADXL355 FIFO数据出错是什么原因导致的?

    在采样率较低的时候,我把ADXL355FIFO的终端触发值,也就是FIFO Sample这个寄存器值设置的过小时,前面几组数据总会出现数据为0的情况。当我把FIFO的中断触发值提高时就没有这种情况,有人
    发表于 12-28 06:45