可编程输入倍频法如何减少整数边界杂散-德赢Vwin官网网

可编程输入倍频法如何减少整数边界杂散

您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数边界杂散现象了 —— 该现象发生在载波的偏移距离等于到最近整数通道的距离时。

例如，若是鉴相器频率为100MHz，输出频率为2001MHz，那么整数边界杂散将为1MHz的偏移量。在这种情况下，1MHz还是可以容忍的。但当偏移量变得过小，却仍为非零值时，分数杂散情况会更加严重。

采用可编程输入倍频法来减少整数边界杂散

可编程倍频器的理念是让鉴相器频率发生位移，这样压控振荡器（VCO）频率就能远离整数边界。考虑一下用20MHz的输入频率生成540.01MHz的输出频率，如图1所示。该器件具有一个输出分频器（在VCO之后），但输出频率和VCO频率都接近20MHz的整数倍。这种设置将迫使任何PLL产生分数杂散。

图1：整数边界杂散示例

如果该器件具有一个可编程输入倍频器，那么图2中所示的配置就是可行的。

图2：用可编程倍频器来避开整数边界

图3展示了内部倍频器的神奇效果。当然，整数边界杂散有多种发生机制，很难完全消除它们。但这种方法可减少整数边界杂散及其产生的其它杂散。

图3中的“杂散消失”路径展示了使用该可编程倍频器的效果。100kHz频率下的整数边界杂散大约减少了9dB，同时还大大减少了50kHz和10kHz频率下的其它杂散。

图3：使用和不用可编程倍频器时的杂散比较

本文中列举的示例都采用了TI的LMX2571合成器 —— 该器件包含一个无需外部组件的可编程倍频器。此外，这款合成器还具有39mA的电流消耗、-231dBc/Hz的PLL相位噪声优值以及10-1344MHz的连续输出频率范围。它能支持陆地移动无线电、软件定义无线电和无线麦克风等应用。

审核编辑：彭菁

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

振荡器

振荡器

+关注

关注
28

文章
3832

浏览量
139030
可编程

可编程

+关注

关注
2

文章
860

浏览量
39810
倍频器

倍频器

+关注

关注
8

文章
76

浏览量
35519

最麻烦的PLL杂散信号——整数边界杂散

锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂散信号之一—

发表于 05-22 11:10 •5799次阅读

最麻烦的PLL<b class='flag-5'>杂</b><b class='flag-5'>散</b>信号——<b class='flag-5'>整数</b><b class='flag-5'>边界</b><b class='flag-5'>杂</b><b class='flag-5'>散</b>

LMX2594如何降低整数边界杂散？

我的参考频率为80MHz，鉴相频率为160MHz，现在杂散为80 的整数倍，是否为整数边界杂

发表于 11-11 08:02

请问ad9361的整数边界杂散指标是多少？

请问ADI和各位大神，AD9361的整数边界杂散指标是多少啊?我以前用ADI的小数分频芯片如ADF4112、AD4350、ADRF6750等杂

发表于 08-23 07:15

pll芯片整数边界杂散

众所周知，ADI公司的频率源芯片在鉴相频率整数倍处存在整数边界杂散问题。拿ADF4355举例，鉴相频率取20MHz，输出5000.01MHz

发表于 09-04 11:35

时序至关重要：具有分数频率合成器的锁相环边界杂散怎么减少

当偏移量变得过小，却仍为非零值时，分数杂散情况会更加严重。采用可编程输入倍频法来

发表于 09-06 15:11

请问HMC833整数边界杂散缘由是什么？

如图，这是数据手册上说的HMC833参考为50MHz输出为5900.8Mhz时的杂散情况。图上频偏频偏为400KHz和800Khz的地方都有杂散。根据数据手册上的理论，我能理解800K

发表于 10-09 17:57

HMC704非整数边界杂散

在使用HMC704中遇到非整数边界杂散问题，麻烦各位看看： REFin:100MHz, N=2, 鉴相频率50MHz输出分别为10025MHz，10050MHz和10075MHz环路滤

发表于 02-21 14:05

分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散

VCO输出的整数边界杂散最低。如何改变PFD频率？一般而言，在PLL/VCO系统中，PFD频率是固定的。然而，对于大部分可编程时钟分配源、P

发表于 10-11 08:30

如何仿真并消除整数边界杂散？

整数边界杂散不受欢迎的原因有哪些？如何改变PFD频率？怎样将ADIsimFrequencyPlanner应用到宽带VCO里？

发表于 04-12 06:28

如何在保证相位噪声性能的基础上改善整数边界杂散达10dB？

小数分频器整数边界杂散问题的提出小数分频器整数边界杂

发表于 04-19 08:32

改善分数分频锁相环合成器中的整数边界杂散状况

。采用可编程输入倍频法来减少整数边界

发表于 11-18 07:51

LMX2531 整数杂散优化的案例分析

LMX2531 系列产品被广泛应用于无线通讯基站系统，相比较整数分频，采用小数分频可以获得更好的相位噪声性能，但是小数分频会导致杂散问题，特别是整数

发表于 04-27 15:51 •3000次阅读

带VCO的锁相环的整数边界杂散信号的产生与消除方法

锁相环（PLL）和压控振荡器（VCO）输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂散信号之一—

发表于 04-12 08:32 •1.2w次阅读

整数边界杂散的仿真测试与消除方法分析

锁相环（PLL）和压控振荡器（VCO）输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂散信号之一—

发表于 09-09 10:09 •4360次阅读

分析优化和消除具有高达13.6GHz VCO的锁相环中的整数边界杂散

假设某个调制方案指出整数边界杂散功率高于–80 dBc的通道不可用;那么图10中大约1%的通道不再可用。为了克服这个问题，ADIsimFrequencyPlanner可以优化PLL/V

发表于 02-01 11:54 •1895次阅读

搜索历史

可编程输入倍频法如何减少整数边界杂散

评论

最麻烦的PLL杂散信号——整数边界杂散

LMX2594如何降低整数边界杂散？

请问ad9361的整数边界杂散指标是多少？

pll芯片整数边界杂散

时序至关重要：具有分数频率合成器的锁相环边界杂散怎么减少

请问HMC833整数边界杂散缘由是什么？

HMC704非整数边界杂散

分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散

如何仿真并消除整数边界杂散？

如何在保证相位噪声性能的基础上改善整数边界杂散达10dB？

改善分数分频锁相环合成器中的整数边界杂散状况

LMX2531 整数杂散优化的案例分析

带VCO的锁相环的整数边界杂散信号的产生与消除方法

整数边界杂散的仿真测试与消除方法分析

分析优化和消除具有高达13.6GHz VCO的锁相环中的整数边界杂散