砷化镓的芯片可以做bumping吗
Q1
各位同僚，请大家看看以下FCBGA封装分层问题是否遇到过？有无相关的解决办法？材质为fr4，谢谢！具体情况如下图片内容所示：
A
如果热应力失效，也会有这样的裂缝，确认下封装结构有没有可能发生热应力stress的问题，还有可能与bump的结构有关，有些位置不要有空的，做一些dummy bump，bump直径约125um。
Q2
请教各位，裸芯片销售的，芯片减薄的厚度怎么定。客户没有要求，到底定200还是300。这个尺寸会影响什么？数字芯片减薄硅材质衬底悬空。
A
影响封装厚度，太薄了有裂的风险，要做抛光，建议250um，封0.75 0.85的都没问题。
Q3
各位大佬，有个问题请教，砷化镓的芯片可以做bumping吗？
A
可以的呢。
Q4
各位大佬，请教个问题：有没有谁知道封装厂做FCBGA封装在FC用的flux，是水洗还是免水洗的，如何检查/衡量清洗的有效性？
A
根据我的了解，英特尔，长电都是必须要洗的。至于有效性，不清楚。也许是检查对比一下洗和没洗之间FLUX 的含量。
Q5
请教一下，PRECON之后，有没有规定多少时间内要完成测试的？
A
关于这个FT的window time，实际上JEDEC上没有明确规定Precon或MSL后的测试时间。但是关于各个单项测试有规定，比如TH或HAST之类和潮气相关的测试48hr（MBB包封后增加到144hr），其他的96hr（MBB包封后增加到288hr）。建议考虑96hr（MBB包封288hr）。再有每个单项测试中还有一个要求，就是intermittent测试后回测试腔体是有要求的。
Q6
MBB是啥意思？
A
Moisture Block Box，防潮盒，常用的是铝箔袋
Q7
请教季丰，如下图的一块小板，360度X线大概需要多长时间？
A
具体要看希望的分辨率是多少，如果要求精度很高，建议分区域扫描，一般3d x ray最少扫一次都是2hr起，如果只扫描图中红色区域应该3hr内可以搞定。
Q8
为什么PCT只用于框架类产品？
A
PCT与HAST condition差异是moisture .PCT对substrate类BGA产品很容易有pad corrosion。特别 read time长时，而L/F产品相对比较stronger的多，以上是先前三星工作的经验得出～希望大家一起探讨，关于PCT和HAST，主要是laminate package上的substrate容易吸潮，这样会带来一些不必要的可靠性fail。还有就是normal的PCT机台，它的设计原理是加热棒直接在水中加热产生蒸汽，测试样品直接在这个环境中测试，这个也会对IC带来一些问题。目前供应商推荐是用HAST 设备做PCT。
Q9
BTE是什么测试？
A
bench test engineer
job function主要是做芯片系统级的PVT（process voltage temperature）的特性分析，俗称CHAR. CHAR的某地测试，比如电源，ADDA，RF，HSIO…，最终是需要满足客户系统性要求，在系统上测试比ATE上更能对标客户需求，当然ATE上也能，中间需要corr。有些CHAR如shmoo，则是ATE上有优势。说白了，Bench test 通过焊在对应的板子上，加了适当的输出等外围电路，更加贴近应用或者客户使用环境
Q10
请问bench test和EVB test有什么区别呢？
A
evb test包含 bench test 和system test
Q11
问一下我现有有一个问题：
我先描述下我们的问题，简单的说就是我们这芯片焊在板上工作的时候，在大电流工作的时候，性能会稍微变差，但是如果我用热风焊枪去吹一会儿的话，芯片的性能会变好，后面就一直好了，热风枪去掉后也是好的。芯片发生了时变，且是往希望的性能好的方面变化的，应该不是芯片老化的问题。
怎么才能把芯片吹好，我们也是摸索了一段时间，首先所有的芯片几乎都是一开始不好的，功能都是好的，就是性能，吹了之后一般都有性能变化，但是有的是变化到设计预期，有的只是有提高，没有完全达到设计预期。
所以想听听你们的意见，这种现象做什么比较合适，我们主要目的是debug，找到这个问题的原因。
A
1，IC产品受水气的影响。
2，也有可能芯片内部有Delamination。
3，建议取下来同样条件用socket复测试下，需要先排除SMT工艺不良的情况。
Q12
请教大家，图示M2的溢出损伤（黄色椭圆框）可能是什么原因造成的。
A
这个是我20年前开发0.18时候遇到过，就是介质层crack，Al的沿着裂缝生长的whisker或者hillock，whatever。原因是电流大了，导致介质层膨胀，现象就是某个anode protrusion， cathod voiding。这个长须的地方应该是靠近正电极，看到熔融的地方是靠近负电极。问题是一般电流大了，局部融化应该是上面介质crack。下面crack就不太好理解，不知道这个介质是什么材料，而且是下面crack。下年crack一般就不是由于电流crowding引起的熔融。要了解一下你目前的场景和测试/应用条件。
Q13
各位大佬，有人知道哪家可以做砷化镓芯片的bumping制程？
A
GaAs fab可以做。
Q14
请教诸位个问题啊，AEC-q100的htol中，有这么一句话：For devices containing NVM， endurance preconditioning must be performed before HTOL per Q100-005.这个意思是说在 htol测试之前，需要先进行高温的NVCE吗？
A
我认为指的是，先要验证这个模块是满足HTOL要求的，然后才能验证整个系统的HTOL。要不然从模块上都不满足要求，系统上直接验证是不合理的
Q15
咨询个问题，Rdson偏大，一般是什么问题导致的？
A
烧伤，如果是偏大一点，也和封装有关，比如bump球接触，健合位置。
原文标题：季丰电子IC运营工程技术知乎 – 21W52
文章出处：【微信公众号：上海季丰电子】欢迎添加关注！文章转载请注明出处。
-
芯片
+关注
关注
455文章
50711浏览量
423104 -
砷化镓
+关注
关注
4文章
158浏览量
19322 -
PCT
+关注
关注
0文章
33浏览量
18683
原文标题：季丰电子IC运营工程技术知乎 – 21W52
文章出处：【微信号：zzz9970814，微信公众号：上海季丰电子】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Bumping工艺升级，PVD溅射技术成关键推手
工商网监
评论