如何优化信号链的电源系统
电源系统优化系列
从5G到工业应用，随着收集、传送和存储的数据越来越多，vwin 信号处理器件的性能极限也在不断扩大，有些甚至达到每秒千兆采样。由于创新的步伐从未放缓，下一代电子解决方案将使解决方案体积进一步缩少，电源效率持续提高。那么，如何优化信号链的电源系统?今天为大家分享一套方法，从电源噪声、高速数据转换器、RF收发器三个部分出发，详细介绍如何优化信号链的电源系统。
多少电源噪声可以接受?
part 1
这部分将概述如何量化信号处理链中负载的电源噪声灵敏度以及如何计算较大可接受电源噪声，另外还会分享测量设置以及一些满足电源域灵敏度和现实电源噪声需求的策略。
了解并量化信号处理负载对电源噪声的灵敏度
电源优化的第一步是研究分析模拟信号处理器件对电源噪声的真正灵敏度。其中包括了解电源噪声对关键动态性能规格的影响，以及电源噪声灵敏度的表征——电源调制比(PSMR)和电源电压抑制比(PSRR)。
PSMR和PSRR表明是否具有良好的电源抑制特性，但仅凭它们并不足以确定纹波应有多低。本文介绍如何利用PSMR和PSRR确定纹波容限阈值或最大允许电源噪声。只有确定与电源频谱输出相匹配的阈值才可能实现优化电源系统设计。如果确保电源噪声低于其最大规格值，则优化电源不会降低每个模拟信号处理器件的动态性能。
电源噪声对模拟信号处理器件的影响
应了解电源噪声对模拟信号处理器件的影响。这些影响可通过三个测量参数进行量化：
无杂散动态范围(SFDR)
信噪比(SNR)
相位噪声(PN)
了解电源噪声对这些参数的影响是优化电源噪声规格的第一步。
无杂散动态范围(SFDR)
电源噪声可耦合到任何模拟信号处理系统的载波信号中。电源噪声的影响取决于其相对于频域中载波信号的强度。一种测量方法是SFDR，它代表能与大干扰信号区分开来的最小信号 — 具体来讲，就是载波信号的幅度与最高杂散信号幅度的比值，不管它在频谱的哪个位置，都得出下式：
SFDR = 无杂散动态范围(dB)
载波信号 = 载波信号幅度的均方根值(峰值或满量程)
杂散信号 = 频谱中最高杂散幅度的均方根
SFDR可以相对于满量程(dBFS)或载波信号(dBc)来指定。电源纹波耦合到载波信号可产生干扰杂散信号，这会降低SFDR。图1比较了采用干净电源和噪声电源供电两种情况下，AD9208高速ADC的SFDR性能。在这种情况下，当1 MHz电源纹波作为调制杂散出现在ADC的快速傅立叶变换(FFT)频谱输出的载波频率附近时，电源噪声会使SFDR降低约10 dB。
图1.使用(a)干净电源和(b)噪声电源两种情况下，AD9208高速ADC的SFDR。
信噪比(SNR)
SFDR取决于频谱中的最高杂散，而SNR则取决于频谱内的总噪声。SNR限制模拟信号处理系统识别低振幅信号的能力，并且理论上受系统中转换器分辨率的限制。SNR在数学上定义为载波信号电平与所有噪声频谱分量(前五次谐波和直流除外)之和的比值，其中：
SNR = 信噪比(dB)
载波信号 = 载波信号的均方根值(峰值或满量程)
频谱噪声 = 除前五次谐波之外的所有噪声频谱分量的均方根和
噪声电源通过在载波信号中耦合并在输出频谱中添加噪声频谱分量，可降低SNR。如图2所示，当1 MHz电源纹波在FFT输出频谱中产生频谱噪声分量时，AD9208高速ADC的SNR从56.8 dBFS降低到51.7 dBFS。
图2.使用(a)干净电源和(b)噪声电源两种情况下，AD9208高速ADC的SNR。
相位噪声(PN)
相位噪声是衡量信号频率稳定性的参数。理想情况下，振荡器应能够在一定时间段内产生一组特定的稳定频率。但是在现实世界中，信号中总是存在一些小的干扰幅度和相位波动。这些相位波动或抖动分布在频谱中的信号两侧。
相位噪声可采用多种方式定义。在本文中，相位噪声定义为单边带(SSB)相位噪声，这是一种常用定义，其使用载波信号偏移频率的功率密度与载波信号总功率的比值，其中：
SSB PN = 单边带相位噪声(dBc/Hz)
边带功率密度 = 载波信号偏移频率下每1 Hz带宽的噪声功率(W/Hz)
载波功率 = 总载波功率(W)
对于模拟信号处理器件，通过时钟电源电压耦合到器件时钟中的电压噪声会产生相位噪声，进而影响内部本振(LO)的频率稳定性。这扩大了频谱中LO频率的范围，增加了与载波相对应的偏移频率下的功率密度，从而增加了相位噪声。
图3比较了由两个不同电源供电时ADRV9009 收发器的相位噪声性能。图3a显示两个电源的噪声频谱，图3b显示产生的相位噪声。两个电源都基于采用展频(SSFM)的 LTM8063 µModule 稳压器。SSFM的优势在于，通过将基频分布在一定范围内，可改善转换器的基波开关频率及其谐波的噪声性能。从图3a中可以看出这一点 — 注意在1 MHz及其谐波处具有相对较宽的噪声峰值。需要权衡考量的一点是，SSFM的三角波调制频率会产生低于100 kHz的噪声 — 注意峰值从2 kHz左右开始。
图3.(a) 输出噪声量有显著差异的两个不同电源。(b) 分别由这两个电源供电时，ADRV9009产生的相位噪声性能。
备用电源添加一个低通滤波器以抑制高于1 MHz的噪声，添加一个 ADP1764 低压差(LDO)后置稳压器以减少整体本底噪声，特别是低于10 kHz的噪声(主要是SSFM产生的噪声)。由于额外滤波，整体电源噪声获得改善，从而增强了10 kHz偏移频率以下的相位噪声性能，如图3b所示。
模拟信号处理器件的电源噪声灵敏度
负载对电源纹波的灵敏度可以通过两个参数来量化：
电源电压抑制比(PSRR)
电源调制比(PSMR)
电源电压抑制比(PSRR)
PSRR表示器件在一定频率范围内衰减电源引脚噪声的能力。通常，有两种类型的PSRR：静态(直流)PSRR和动态(交流)PSRR。直流PSRR用于衡量直流电源电压变化引起的输出失调变化。这一点几乎无需关注，因为电源系统应该会为负载提供稳定调节的直流电压。另一方面，交流PSRR表示器件在一定频率范围内抑制直流电源中交流信号的能力。
交流PSRR通过在器件的电源引脚注入正弦波信号，并观察在注入频率下出现在数据转换器/收发器输出频谱本底噪声上的误差杂散来确定(图4)。交流PSRR定义为测得的注入信号幅度与输出频谱上相应的误差杂散幅度之比，其中：
误差杂散 = 注入纹波引起的输出频谱中的杂散幅度
注入纹波 = 在输入电源引脚处耦合并测量的正弦波幅度
图4.电源纹波引起的模拟信号处理器件输出频谱中的误差杂散。
图5所示为典型PSRR设置的方框图。以AD9213 10 GSPS高速ADC为例，在1.0 V模拟电源轨上有源耦合1 MHz、13.3 mV峰峰值正弦波。在ADC的–108 dBFS FFT频谱本底噪声之上出现相应的1 MHz数字化杂散。1 MHz数字化杂散为–81 dBFS，对应的峰峰值电压为124.8 μV，参考1.4 V峰峰值的模拟输入满量程范围。使用公式4计算1 MHz的交流PSRR，得到1 MHz的交流PSRR为40.5 dB。图6显示了AD9213 1.0 V AVDD轨的交流PSRR。
图5.PSRR/PSMR测试设置的简化方框图。
图6.1.0 V AVDD轨的AD9213高速ADC交流PSRR。
电源调制比(PSMR)
PSMR对模拟信号处理器件的影响与PSRR不同。PSMR表示使用RF载波信号进行调制时，器件对电源噪声的灵敏度。这种效应可以看作是施加于器件的载波频率周围的调制杂散，表现为载波边带。
电源调制通过使用线路注入器/耦合电路将输入纹波信号与干净的直流电压相结合来实现。电源纹波作为正弦波信号从信号发生器注入电源引脚。调制到RF载波的正弦波产生边带杂散，其偏移频率等于正弦波频率。杂散水平受正弦波幅度和器件灵敏度的影响。简化的PSMR测试设置与PSRR的相同，如图5所示，但输出主要显示载波频率及其边带杂散，如图7所示。PSMR定义为电源注入纹波幅度与载波周围调制边带杂散幅度的比值，其中：
调制杂散 = 注入纹波引起的载波频率边带杂散幅度
注入纹波 = 在输入电源引脚处耦合并测量的正弦波幅度
图7.电源纹波引起的载波信号中的调制边带杂散。
假设AD9175 12.6 GSPS高速DAC在100 MHz载波下工作，在1.0 V AVDD轨上有源耦合约3.05 mV峰峰值的10 MHz电源纹波。载波信号的边带中出现相应的24.6 μV峰峰值调制杂散，偏移频率等于约10 MHz的电源纹波频率。使用公式5计算10 MHz的PSMR，得到41.9 dB。图8显示通道DAC0在各种载波频率下的AD9175 1.0V AVDD轨PSMR。
图8.1.0 V AVDD轨(通道DAC0)的AD9175高速DAC PSMR。
确定最大允许电源纹波
PSMR可与受电器件的基准阈值相结合，用于确定模拟信号处理器件的每个电源域的最大允许电压纹波。基准阈值本身可以是几个值之一，代表器件可容忍而不会显著影响其动态性能的允许杂散电平(由电源纹波引起)。此杂散电平可以是无杂散动态范围(SFDR)，最低有效位(LSB)的百分比或输出频谱本底噪声。公式6显示最大允许输入纹波(VR_MAX)与PSMR和各器件测得的本底噪声呈函数关系，其中：
VR_MAX = 在输出频谱本底噪声中产生杂散之前各个电源轨上的最大允许电压纹波
PSMR = 目标电源轨的噪声灵敏度(dB)
阈值 = 预定义的基准阈值(本文中为输出频谱本底噪声)
例如，AD9175的输出频谱本底噪声约为1 μV峰峰值。1800 MHz载波在10 MHz纹波下的PSMR约为20.9 dB。使用公式6，器件电源引脚中可容忍而不会降低其动态性能的最大允许纹波为11.1 μV峰峰值。
图9显示LT8650S 降压型Silent Switcher 稳压器(带和不带输出LC滤波器)的频谱输出和AD9175 1.0 V AVDD轨的最大允许纹波的组合结果。稳压器频谱输出包含基波开关频率及其谐波处的杂散。直接为AD9175供电的LT8650S产生超过最大允许阈值的基频，导致在输出频谱中产生调制边带杂散，如图10所示。只需添加一个LC滤波器就可以将开关杂散降至最大允许纹波以下，如图11所示。
图9.LT8650S在1.0 V AVDD轨上的电源频谱输出和最大允许电压纹波的关系。
图10.AD9175 DAC0在1800 MHz载波频率下的输出频谱(使用LT8650S DC-DC Silent Switcher转换器直接输出到AVDD轨)。
图11.AD9175 DAC0在1800 MHz载波频率下的输出频谱(使用带LC滤波器电源的LT8650S)。
part 1总结
高速模拟信号处理器件出色的动态性能很容易被电源噪声削弱。为了避免系统性能下降，必须充分了解信号链对电源噪声的灵敏度。这可通过设定最大允许纹波来确定，最大允许纹波对于配电网络(PDN)设计至关重要。知道最大允许纹波阈值后，就可以采用各种方法来设计优化电源。如果最大允许纹波具有良好的裕度，则PDN不会降低高速模拟信号处理器件的动态性能。
高速数据转换器
part 2
“高性能模拟信号处理器件要实现出色性能，真正的噪声限值是多少?”噪声只是设计配电网络(PDN)时的一个可测量的参数。如果单纯只是最小化噪声，可能需要以增大尺寸、提高成本或者降低效率为代价。优化配电网络可以改善这些参数，同时将噪声降低到必要的水平。
这一部分我们将在高性能信号链中电源纹波的影响基础上做进一步分析，探讨如何优化高速数据转换器的配电网络。
我们将对标准PDN与经过优化的PDN进行比较，了解在哪些方面可以实现空间、时间和成本优化。后续文章将探讨适合其他信号链器件(例如RF收发器)的特定优化解决方案。
AD9175双通道12.6 GSPS高速数模转换器的电源系统优化
AD9175 是一款高性能、双通道、16位数模转换器(DAC)，支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适合单频段和多频段直接至射频(RF)无线应用。
我们来看看如何为这个双通道高速DAC优化PDN。图12显示安装在现成评估板上的AD9175高速DAC的标准配电网络。该PDN由一个ADP5054分立式四通道开关和三个低压降(LDO)后置稳压器构成。旨在验证是否可以改进和简化该PDN，同时确保其输出噪声不会导致DAC性能大幅下降。
图12.集成在现成评估板上的AD9175高速DAC的标准PDN。
AD9175需要8个电源轨，可以分为4组，分别是：
1 V模拟(2个电源轨)
1 V数字(3个电源轨)
1.8 V模拟(2个电源轨)
1.8 V数字(1个电源轨)
分析：噪声要求
在实施优化之前，必须先了解这些电源轨的电源灵敏度。这里将重点讨论模拟电源轨，因为相比数字电源轨，它们对噪声更加敏感。
模拟电源轨的电源调制比(PSMR)如图13所示。注意，1 V模拟电源轨在1/f频率区域内较为敏感，而1.8 V模拟电源轨在开关转换器的工作频率范围(100 kHz至约1 MHz)内更敏感。
图13.1 V模拟电源轨和1.8 V模拟电源轨上的AD9175高速DAC PSMR。
一种优化方法是使用带有LC滤波器的低噪声开关稳压器。图14显示 LT8650S Silent Switcher稳压器(带和不带LC滤波器)在展频(SSFM)模式关闭时的传导频谱输出。如 第1部分所述，SSFM可以降低开关频率噪声幅度，但会因为三角调制频率在1/f区域产生噪声峰值。由于1/f噪声已小幅偏离该阈值，增加的噪声可能超过此电源轨的最大允许纹波阈值。因此，不建议在这种情况下使用SSFM。最大允许电压纹波阈值代表电源纹波电平，当超过该值时，DAC载波信号中的边带杂散将出现在DAC输出频谱的1 µV p-p本底噪声上方。
从这些结果可以看出，开关稳压器的1/f噪声没有超过1 V模拟电源轨的最大允许纹波阈值。此外，LC滤波器足以将LT8650S的基本开关纹波和谐波降至最大允许纹波阈值以下。
图14.LT8650S传导频谱输出与1 V模拟电源轨的最大允许纹波阈值之间的关系。
图15显示 LT8653S (带和不带LC滤波器)的传导频谱输出。如图所示，1.8 V电源轨的最大允许电压纹波不会在AD9175输出频谱的1 µV p-p本底噪声内产生杂散。可以看出，LT8653S的1/f噪声没有超过最大允许纹波阈值，LC滤波器足以将LT8653S的基本开关纹波和谐波降至最大允许纹波阈值以下。
图15.LT8653S传导频谱输出与1.8 V模拟电源轨的最大允许纹波阈值之间的关系。
结果：优化PDN
图16显示AD9175的优化配电网络。旨在提高效率，降低空间要求以及图12中PDN的功率损耗，同时实现AD9175出色的动态性能。噪声目标是基于图14和图15所示的最大允许波纹阈值。
图16.AD9175高速DAC的优化PDN。
优化的配电网络由LT8650S和LT8653S Silent Switcher稳压器，以及模拟电源轨上的LC滤波器构成。在这个PDN中，1 V模拟电源轨由LT8650S的VOUT1供电，LT8650S后接LC滤波器;1 V数字电源轨直接由同一个LT8650S的VOUT2供电，其后无需连接LC滤波器。对于AD9175，其数字电源轨对电源噪声不太敏感，因此可以在不降低DAC动态性能的情况下直接为这些电源轨供电。带有LC滤波器的LT8653S直接为1.8 V模拟和1.8 V数字电源轨供电。
表1比较了优化PDN和标准PDN(如图12所示，由一个四通道降压开关和三个LDO稳压器构成)的性能。从组件大小来看，优化后的解决方案比标准解决方案减小70.2%。此外，效率从69.2%提高到83.4%，整体节能1.0 W。
表1.AD9175优化PDN与标准PDN进行比较
为了验证优化PDN的噪声性能是否足以满足高性能技术规格要求，对AD9175进行相位噪声评估，并检测载波周围边带杂散的DAC输出频谱。如表2所示，相位噪声检测结果在数据手册技术规格规定的限值内。AD9175输出频谱的载波频率很干净，没有可见的边带杂散，如图17所示。
表2.使用图16中的优化PDN时，AD9175在1.8 GHz载波下的相位噪声
图17.使用优化PDN的AD9175输出频谱(1.8 GHz、–7 dBFS载波)。
AD9213 10.25 GSPS高速模数转换器的电源系统优化
AD9213是一款单通道、12位、6 GSPS或10.25 GSPS、射频(RF)模数转换器(ADC)，具有6.5 GHz输入带宽。AD9213支持高动态范围频率和需要宽瞬时带宽和低转换误差率(CER)的时域应用。AD9213具有16通道JESD204B接口，以支持最大带宽能力。
图18显示现成评估板上AD9213高速ADC的标准配电网络，由一个 LTM4644-1 µModule 四通道开关和两个线性稳压器构成。该解决方案的大小和能效都较为高效，但它还可以改进吗?如本系列文章所述，优化的第一步是量化AD9213的灵敏度——即实际设置PDN输出噪声的限值，以免导致ADC性能大幅下降。在这里，我们将介绍使用两个µModule稳压器的另一种替代PDN解决方案，并比较该方案与标准现成解决方案的性能。
图18.集成在现成评估板上的AD9213高速DAC的标准PDN。
AD9213 10 GSPS ADC需要15个不同的电源轨，这些电源轨可以分为4组：
1 V模拟(3个电源轨)
1 V数字(6个电源轨)
2 V模拟(2个电源轨)
2 V数字(4个电源轨)
分析：噪声要求
我们探讨的优化解决方案使用两个µModule稳压器(LTM8024和LTM8074)和一个LDO后置稳压器取代LTM4644-1 µModule四通道开关和两个线性稳压器。
图19显示在2.6 GHz载波频率下，AD9213的1 V模拟电源轨和2 V模拟电源轨的PSMR结果。1 V模拟电源轨的PSMR比2 V模拟电源轨更低，所以它更加敏感。
图19.在2.6 GHz载波频率下，AD9213高速ADC的1 V模拟电源轨和2 V模拟电源轨的PSMR。
图20显示LTM8024(带和不带LDO稳压器)在强制连续模式(FCM)下的频谱输出。图中还显示最大允许电压纹波阈值的叠加不会在AD9213输出频谱的–98 dBFS本底噪声中产生杂散。直接为1 V模拟电源轨供电时，LTM8024输出中未经滤波的1/f噪声和基波开关杂散超过了最大允许纹波阈值。
图20.LTM8024频谱输出与1 V模拟电源轨的最大允许纹波阈值之间的关系。
为LTM8024添加 ADP1764 LDO后置稳压器可将1/f噪声、基本开关纹波及其谐波降低至最大允许纹波阈值以下，如图20所示。需要在线性稳压器输入端提供一些裕量电压。在本例中，从LTM8024输出1.3 V至后置稳压器的输入。这个300 mV符合LDO稳压器的推荐裕量电压规格，同时能够最大限度降低其功率损耗;比标准解决方案使用的500 mV更为合适。
对于2 V电源轨：图21显示LTM8074 µModule稳压器(带和不带LC滤波器)在强制连续模式下的频谱输出。图中也显示了最大允许电压纹波阈值。此阈值代表电源纹波电平，当超过该值时，DAC载波信号中的边带杂散将出现在AD9213输出频谱的–98 dBFS本底噪声上方。这里，与1 V模拟电源轨类似，直接为2 V模拟电源轨供电时，稳压器开关杂散会超过最大允许纹波阈值。但是，不需要LDO稳压器，而是由LTM8074输出端的LC滤波器将开关杂散降低至最大允许纹波阈值以下。
图21.LTM8074频谱输出与2 V模拟电源轨的最大允许纹波阈值之间的关系。
结果：优化PDN
图22显示根据电源灵敏度评估结果得到的优化配电网络。与标准解决方案一样，它使用三个功率IC;在本例中，分别是LTM8024、LTM8074和ADP1764。在该解决方案中，LTM8024 µModule稳压器VOUT1由ADP1764进行后置调节，以便为相对敏感的1 V模拟电源轨供电。1 V数字电源轨直接由LTM8024的VOUT2供电。与AD9175 DAC类似，AD9213的数字电源轨对电源噪声不太敏感，因此可以直接为这些电源轨供电，并且不会降低DAC动态性能。带有LC滤波器的LTM8074为2 V模拟和2 V数字电源轨供电。
图22.AD9213高速ADC的优化PDN。
表3比较了优化PDN与现成标准PDN的性能。如图18所示，标准PDN使用一个四通道降压开关和两个LDO稳压器。组件大小减小15.4%，效率从63.1%提高到73.5%，整体节能1.0 W。
表3.AD9213高速ADC的优化PDN与标准PDN比较
为了验证优化PDN的性能，从SFDR和SNR两个方面对AD9213进行评估，并检查载波周围边带杂散的FFT输出频谱。结果显示，SNR和SFDR的性能在数据手册给出的技术规格限值范围内，如表4所示。图23显示AD9213的FFT输出频谱，其载波频率很干净，没有可见的边带杂散。
表4.使用图11中的优化PDN时，AD9213在2.6 Ghz载波下的动态性能
图23.使用图11中的优化PDN时，AD9213的FFT频谱(2.6 GHz、–1 dBFS载波)。
part 2 总结
高性能数据转换器的现成评估板中包含配电网络，旨在满足这些信号处理IC的噪声要求。即使这些评估板在设计时经过了仔细考量，配电网络仍有改进的空间。本文研究了两种PDN：一种适用于高速DAC，一种适用于高速ADC。与标准PDN相比，我们的优化方案在空间要求、效率，尤其是重要的热性能方面都有所改进。通过使用替代设计，或当前不可用的器件，可以进一步改善某些参数。
RF收发器
part 3
本部分将探讨器件对来自各电源轨的噪声的敏感度，确定哪些器件需要额外的噪声滤波。本文提供了一种优化的电源解决方案，并通过将其SFDR和相位噪声性能与当前PDN(当连接到RF收发器时)进行比较来进一步验证。
优化ADRV9009 6 GHz双通道RF收发器的电源系统
ADRV9009 是一款高集成度射频(RF)、捷变收发器，提供双通道发射器和接收器、集成式频率合成器以及数字信号处理功能。这款IC具备多样化的高性能和低功耗组合，可满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。
图24显示了ADRV9009双通道收发器的标准PDN。PDN由一个 ADP5054 四通道开关稳压器和四个线性稳压器组成。这里的目标是了解配电网络的哪些性能参数可以改善，同时产生的噪声不会降低收发器的性能。
图24.ADRV9009双通道收发器的标准评估板配电网络。此设置使用一个ADP5054四通道稳压器和四个LDO后置稳压器来满足噪声规格，并较大限度地提高收发器的性能。目标是改善该解决方案。
如文所述是为了优化PDN，量化ADRV9009对电源噪声的敏感度是必要的。ADRV9009 6 GHz双通道RF收发器需要如下五个不同的电源轨：
1.3 V模拟(VDDA1P3_AN)
1.3 V数字(VDDD1P3_DIG)
1.8 V发射器和BB (VDDA_1P8)
2.5 V接口(VDD_INTERFACE)
3.3 V辅助(VDDA_3P3)
分析
图25显示了模拟电源轨(VDDA1P3_AN、VDDA_1P8和VDDA_3P3)的接收器1端口PSMR结果。对于数字电源轨(VDDD1P3_DIG和VDD_INTERFACE)，我们利用信号发生器能够产生的最大注入纹波在输出频谱中未产生杂散，因此我们无需担心最小化这些电源轨上的纹波。调制杂散幅度用dBFS表示，其中最大输出功率(0 dBF)相当于50Ω系统中的7 dBm或1415.89 mV p-p。
图25.ADRV9009收发器的模拟电源轨在接收器1处的PSMR性能。
对于VDDA1P3_AN电源轨，测量是在收发器板的两个不同分支上进行。请注意，在图25中，PSMR在<200kHz纹波频率时低于0 dB，表示这些频率下的纹波产生更高的相同幅度调制杂散。这意味着在200 kHz以下，接收器1对VDDA1P3_AN电源轨产生的最小纹波也非常敏感。
VDDA_1P8电源轨在收发器板上分为两个分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX电源轨在100 kHz时达到最小PSMR，约为27 dB，对应于100kHz纹波的63.25 mV p-p，产生2.77 mV p-p的调制杂散。VDDA1P8_BB在5 MHz纹波频率时测量约11 dB的最小值，相当于0.136 mV p-p的注入纹波产生的0.038 mV p-p杂散。
VDDA_3P3数据显示，在大约130 kHz及以下，PSMR低于0 dB，表示接收器1处的RF信号对来自VDDA_3P3的噪声非常敏感。该电源轨的PSMR随着频率提高而上升，在5 MHz达到72.5 dB。
总之，PSMR结果表明，在这些电源轨中，VDDA1P3_AN和VDDA_3P3电源轨噪声最令人担忧，贡献了ADRV9009收发器最大部分的耦合到接收器1的纹波量。
图26显示了ADRV9009模拟电源轨的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz时保持平坦，约为60 dB;在5 MHz时略有下降，最小值为46 dB。这可以被视为5 MHz的0.127 mV p-p纹波，其产生0.001 mV p-p杂散，该杂散与调制RF信号一起位于LO频率之上。
图26.ADRV9009收发器的模拟电源轨在接收器1处的PSRR性能。
ADRV9009的VDDA1P8_BB电源轨的PSRR在5 MHz时达到约47 dB的最小值，而VDDA1P8_TX电源轨的PSRR不会低于约80 dB。在1 MHz以下的频谱中，VDDA_3P3的PSRR高于所示的90 dB。测量在90 dB时发生削波，因为最高1 MHz的最大注入纹波为20 mV p-p——这不够高，无法产生高于本振的本底噪声的杂散。该电源轨的PSRR高于所示的1 MHz以下的情况，因为随着频率提高，它在4 MHz时下降到76.8 dB，其最低值在10 kHz至10 MHz范围内。
与PSMR结果类似，PSRR数据表明，耦合到本振频率(特别是高于1 MHz)的大部分噪声来自VDDA1P3_AN和VDDA_3P3电源轨。
为了确定电源是否能够满足噪声要求，测量直流电源的纹波输出，并绘制一个100 Hz至100 MHz频率范围的波形，例如图27所示。在该频谱上增加一个覆盖层：调制信号上将出现边带杂散的阈值。覆盖的数据是通过在几个参考点将正弦纹波注入到指定电源轨而获得的，用以了解什么纹波水平产生边带杂散，如第1部分所讨论的。
图27至图29中所示的阈值数据是针对收发器最敏感的三个电源轨的。图中显示了不同DC-DC转换器配置、使能/未使能展频(SSFM)、通过LDO稳压器或低通(LC)滤波器进行更多滤波等情况下的电源轨频谱。这些波形是在电源板上测量，并留下了比噪声限值低6 dB甚至更多的裕量。
测试
图27显示了VDDA1P3_AN电源轨的杂散阈值，以及LTM8063 µModule 稳压器不同配置的实测噪声频谱。如图27所示，在禁用展频(SSFM)的情况下，使用LTM8063为电源轨直接供电，在LTM8063的基波工作频率和谐波频率处产生超过阈值的纹波。具体说来，纹波在1.1 MHz时超过限值0.57 mV，表明需要后置稳压器和滤波器的某种组合来抑制开关稳压器的噪声。
图27.为VDDA1P3_AN电源轨供电的LTM8063(不同配置)的输出噪声频谱，以及该电源轨允许的最大纹波。
如果仅增加LC滤波器(无LDO稳压器)，则开关频率处的纹波刚刚达到最大允许的纹波——可能没有足够的设计裕量来确保收发器性能较佳。增加 ADP1764 LDO后置稳压器并开启LTM8063的展频模式，可以降低整个频谱上的基波开关纹波幅度及其谐波，以及SSFM在1/f区域中引起的噪声峰值。通过开启SSFM并增加LDO稳压器和LC滤波器，可以实现优质效果，降低开关动作所引起的剩余噪声，给最大允许纹波留下约18 dB的裕量。
展频将噪声扩散到更宽频带上，从而降低开关频率及其谐波处的峰值和平均噪声。这是通过3 kHz三角波上下调制开关频率来做到的。这会在3 kHz处引入新的纹波，LDO稳压器会进行处理。
使能SSFM后，由此产生的低频纹波及其谐波在图28和图29所示的VDDA_1P8和VDDA_3P3输出频谱中显而易见。如图28所示，使能SSFM时 LTM8074 的噪声频谱为VDDA_1P8电源轨的最大允许纹波提供最小约8 dB的裕量。因此，满足此电源轨的噪声要求不需要后置稳压器滤波。
图28.为VDDA_1P8电源轨供电的LTM8074(SSFM开启)的输出噪声频谱，以及该电源轨允许的最大纹波。
图29显示了LTM8074 μModule稳压器不同配置的噪声频谱，以及3.3V VDDA_3P3电源轨的最大噪声要求。对于此电源轨，我们使用LTM8074 Silent SwitcherμModule稳压器来分析结果。仅使用LTM8074的配置(无滤波器或LDO后置稳压器)产生的噪声超过限值，无论是否使能展频模式。
图29.为VDDA_3P3电源轨供电的LTM8074(不同配置)的输出噪声频谱，以及该电源轨允许的最大纹波。请注意电源轨对低频纹波的敏感性，因为此噪声可能在3.3 V供电的时钟中引起相位抖动。
两个备选配置的结果符合>6 dB裕量的噪声规格：未使能SSFM的LTM8074加上LC滤波器，以及使能SSFM的LTM8074加上LDO后置稳压器。虽然二者均以充足的裕量满足了要求，但LDO后置稳压器解决方案在此更有优势。这是因为VDDA_3P3电源轨还提供3P3V_CLK1时钟电源，因此1/f噪声的减少相对更重要——如果不予处理，这里的噪声可以转化为本振中的相位抖动。
优化解决方案
基于上述测试结果，图30显示了一种优化解决方案，当用在ADRV9009收发器板上时，它能提供>6 dB的噪声裕量。
图30.使用LTM8063和LTM8074 μModule稳压器的ADRV9009收发器优化PDN。
表5显示了优化PDN与标准PDN的对比。组件大小减小29.8%，效率从66.9%提高到69.9%，整体节能0.5 W。
表5.ADRV9009优化PDN与当前PDN的比较
为了验证该优化电源解决方案在系统噪声性能方面的效果，我们执行了相位噪声测量。将图30中的优化解决方案与控制案例——ADRV9009评估板的工程版本，即使用图24所示PDN的AD9378评估板——进行比较。使用相同电路板，但采用图30所示的PDN，比较相位噪声结果。理想情况下，优化解决方案达到或超过数据手册参考曲线所示的性能。
图31比较了使用标准ADP5054电源的AD9378评估板相位噪声结果与使用LTM8063和LTM8074电源的同一评估板的结果。相比于ADP5054电源解决方案，μModule电源解决方案的性能略优，高出大约2 dB。
图31.ADP5054与µModule器件的PSU之间的AD9378相位噪声性能比较，测量条件：LO = 1900 MHz，PLL BW = 425 kHz，稳定性 = 8。
如图31和表6所示，由于外部本振使用了低相位噪声信号发生器，两种电源解决方案的测量结果均显著低于数据手册规格。
表6.相位噪声测量结果，LO = 1900 MHz
采用两种电源解决方案的收发器的SFDR测量结果如表7所示，两种方案的性能相当，除了LO = 3800 MHz，这种情况下ADP5054的开关纹波开始在载波信号输出频谱上产生调制杂散，如图32所示。
表7.ADRV9009收发器SFDR性能
图32.发射器1载波信号和电源开关频率引起的杂散频率。测量条件：LO = 3800 MHz，Fbb = 7 MHz，–10 dBm。
part 3 总结
不同应用有不同要求，评估板的配电网络可能需要进一步改进或改变。量化信号处理IC噪声要求的能力为电源设计或只是优化现有电源解决方案提供了更有效的方式。对于ADRV9009之类的高性能RF收发器，在PDN中设置噪声注入以确定可容许多大电源噪声，有助于我们改进当前PDN的空间需求、效率和至关重要的热性能。请继续关注本电源系统优化系列的后续篇目。
这篇万字长文，是否解决了您的一些困惑?是否优化了您的信号链电源系统?是否为您的新设计提供了一些新的思路呢?欢迎在『留言区』分享您的读后感
原文标题：如何优化信号链的电源系统?一篇万字长文为您解答!
文章出处：【微信公众号：亚德诺半导体】欢迎添加关注!文章转载请注明出处。
审核编辑：汤梓红
-
电源
+关注
关注
184文章
17704浏览量
249951 -
负载
+关注
关注
2文章
564浏览量
34325 -
信号
+关注
关注
11文章
2789浏览量
76727
原文标题：如何优化信号链的电源系统？一篇万字长文为您解答！
文章出处：【微信号：analog_devices，微信公众号：analog_devices】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
优化信号链的电源系统 — 第1部分：多少电源噪声可以接受？
优化信号链的电源系统 — 第2部分：高速数据转换器
优化信号链的电源系统 — 第3部分：RF收发器
优化信号链的电源系统 — 多少电源噪声可以接受？
优化信号链的电源系统 — RF收发器
如何使用LTspice进行工程电源和MEMS信号链模拟？
优化信号链的电源系统 — RF收发器
信号链的相关智能分割技术和精确测量技术如何优化物联网IoT应用设计
适用于低功耗信号链应用的功率优化技术
工商网监
评论