1 详解FPGA中建立时间与保持时间-德赢Vwin官网网

搜索历史

清空

搜索热词

0

聊天消息
系统消息
评论与回复

查看更多

查看更多

查看更多

VIP于到期续费

登录后你可以

下载海量资料
学习在线课程
观看技术视频
写文章/发帖/加入社区

会员中心

创作中心

发布

创作活动

完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>

3天内不再提示

详解FPGA中建立时间与保持时间

经典面试题：建立时间与保持时间

我曾背过这个答案N多遍，但是依然没有理解。

直到...

一、同步电路设计

同步电路系统设计将系统状态的变化与时钟信号同步，并通过这种理想化的方式降低电路设计难度。同步电路设计是FPGA设计的基础。

但是伴随着集成电路的微缩化和大规模化，同步式电路的一些问题也显现出来。有研究提出了基于异步电路实现FPGA的思路。这个后面再谈。

二、触发器

触发器(Flip Flip，FF)是一种只能存储1个二进制位(bit)的存储单元，可以用作时序逻辑电路的记忆元件。FPGA逻辑单元的D触发器(DFF)就是一种在时钟的上升沿将输入信号的变化传送至输出的边沿D触发器。DFF的符号和真值表如下图所示：

详解FPGA中建立时间与保持时间

详解FPGA中建立时间与保持时间

2.1 D触发器结构

CMOS传输门构成的D边沿触发器电路如下图所示：

详解FPGA中建立时间与保持时间

CMOS工艺下的D-FF结构如下图所示：

详解FPGA中建立时间与保持时间

先由传输门和两个反相器组成一个循环电路(锁存器)，再有前后两级锁存器按主从结构连接而成。这里的传输门起开关作用，随着CLK的状态切换开关。只看输出的话，前级锁存器的值会随着时钟输入的变化井然有序的传入后级锁存器。为了防止时钟信号变化时输入信号发生冒险，从而使输入数据稳定的进入前级锁存器，前级锁存器的时钟相位应与输入数据的电路时钟相位相反。

2.2 D触发器工作原理

D-FF的工作原理，如下图所示：

详解FPGA中建立时间与保持时间

当CLK=0时(主锁存器工作)，位于前级的主锁存器将输入D的值保存进来，后级的从锁存器将维持上一个时钟周期的数据。由于此时前级与后级的反相器环路之间的传输门是关闭状态，所以前级的信号不会传到后级。

当CLK=1时(从锁存器工作)，前级主锁存器的值将会传到后级，同时输入D的信号将会被隔离在外。此时如果前级反相器环路中的信号没有循环一圈以上，就会出现如下图所示的在0和1之间摇摆的中间电位，这就是所谓的亚稳态。

三、建立时间和保持时间

由于亚稳态时间比延迟时间长，在该阶段读取数据可能会引起错误，所以我们引入建立时间(setup time)来约束在时钟上升沿到来之前输入D保持稳定的时间。

当CLK=1时，如果输入D在传输门关闭之前就发生变化，那么本该在下一周期读取的数据就会提前进入锁存器，从而引起反相器环路振荡或产生亚稳态。因此在CLK=1之后也需要输入D维持一定的时间，我们称之为保持时间(hold time)约束。

详解FPGA中建立时间与保持时间

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602960
触发器

触发器

+关注

关注
14

文章
2000

浏览量
61130
同步电路

同步电路

+关注

关注
1

文章
60

浏览量
13309

评论

相关推荐

DAC81408的建立时间为12uS，如何理解数据手册中的12uS建立时间这个参数呢？

在数据手册中，DAC81408的建立时间为12uS 而爬升速率0~5V为1V/uS，如果控制输出从0V跳变至5V，以此时间计算，时间为5uS，小于12uS的

发表于 12-09 08:33

DAC7811想要实现持续1us的100mA电流源，但DAC建立时间都有1us，如何解决？

要给一个阻性（几十欧）元件施加一个20~80mA的电流，测量电压，计算出准确的阻值，由于功耗限制，电流只允许持续1us，本打算使用DAC+运放+晶体管实现电流源，但找了一圈，发现DAC的建立时间通常都在1us以上，再算上运放的建立时间，肯定>1us，请教该如何实现

发表于 11-28 06:37

请问如何确认dac7811的电压建立时间是否满足0.2us？

我们对dac7811进行了仿真，目的想确认dac7811的电压建立时间是否满足0.2us，仿真结果有些疑问。 (1)、下图是仿真模型（2）下图是仿真结果，序号1是输入模拟电压给的时间点

发表于 11-14 06:22

Java中时间戳的使用

Java中时间戳的使用

的头像

发表于 11-06 16:04 •187次阅读

Java<b class='flag-5'>中</b><b class='flag-5'>时间</b>戳的使用

使用NTP，该如何同步时间？一文详解！

一、NTP通信概述很多场景中，由于业务需要，模块需要保持正确的系统时钟，才能正常工作。但是模块上电后的初试时间戳是946713600（即2000/01/01,16:00:00），所以同步时钟

的头像

发表于 10-29 13:44 •173次阅读

使用NTP，该如何同步<b class='flag-5'>时间</b>？一文<b class='flag-5'>详解</b>！

PGA281建立时间过长怎么解决？

我的PGA281增益由1变128时，建立时间Settling time过长有800uS左右（增益切换后延时1ms也没用），可数据手册明明是40us

发表于 08-22 06:14

求助，关于INA333波形建立时间的疑问求解

示波器测量的是INA333的输出波形信号的输入是应变片全桥电路，应变片和INA333采用PWM的波形间歇性上电。输入信号建立时间ina333电源的波形建立时间是300us左右，但是输出信号的建立时间在1ms的时候还没有稳定

发表于 08-13 07:45

深度解析FPGA中的时序约束

建立时间和保持时间是FPGA时序约束中两个最基本的概念，同样在芯片电路时序分析中也存在。

的头像

发表于 08-06 11:40 •656次阅读

深度解析<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的时序约束

用混合信号示波器识别建立和保持时间违规

信号之间的时间关系对数字设计的可靠运行至关重要。对于同步设计，时钟信号相对于数据信号的时间尤为重要。在上篇中，我们为您详细介绍了混合信号示波器（MSO）的基础设置以及解释在泰克混合示波器上的混合信号

的头像

发表于 07-23 10:23 •507次阅读

用混合信号示波器识别<b class='flag-5'>建立</b>和<b class='flag-5'>保持</b><b class='flag-5'>时间</b>违规

请问如何增加ESP32-S2以太网SPI接口的CS建立时间？

）问题分析：通过示波器测量，发现DM9051的cs建立时间和保持时间很紧张，其它信号质量和时序ok，需要增加cs的建立时间和保持

发表于 06-18 07:31

FPGA 高级设计：时序分析和收敛

的建立时间，它是触发器的固有属性，一般典型值小于1~2ns。在 Xilinx 等的时序概念中，称 Altera 的 Micro tsu 为 setup 时间，用 Tsetup 表示，请大家区分一下

发表于 06-17 17:07

STM32F302K8U6和STM32G431中内置的运放建立时间是多长？

STM32F302K8U6 和STM32G431 中内置的运放 建立时间是多长？在手册中未找到相关描述

发表于 03-28 08:36

高速数模转换器（DAC）的建立和保持时间

采用CMOS技术设计的数字电路通常将电源摆幅的中间值作为切换点。因此，时间参考点定在信号边沿的中点。图1波形标明了器件在典型条件下的建立和保持时间。注意此时定义的这两个参数均为正值，但

发表于 02-15 16:57 •892次阅读

高速数模转换器（DAC）的<b class='flag-5'>建立</b>和<b class='flag-5'>保持</b><b class='flag-5'>时间</b>

ADE7880切换谐波次数后需要等待多长时间可以读取谐波数据？

1.有效值采集问题 1）有效值采集中的建立时间（settling time）是指从上电到有效值稳定的时间吗？两次读取有效值的最小时间间隔与建立时间有关系吗？ 2）有效值

发表于 12-27 08:30

ADE7880的积分时间为多少？

datasheet上说电压电流更新速率为8K。信号建立时间为四五百多毫秒。想知道那么它的积分时间为多少？几个周期呢。读取一次芯片的有效值是否可靠呢？需要我自己做外部平均或其他滤波吗？

发表于 12-27 07:33