Verilog RTL和触发器中的同步和异步复位功能分析-德赢Vwin官网网

没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。

同步和异步复位

在ASIC/FPGA设计中，何时使用异步复位或同步复位总是导致设计者头脑混乱。同步复位信号在时钟边缘和数据路径的一部分进行采样，而异步复位信号的采样与时钟信号无关，而与数据路径或数据输入逻辑的一部分无关。本节介绍使用异步和同步复位的Verilog RTL for 触发器。

D触发器异步复位

异步复位不是数据路径的一部分，用于初始化触发器，而不考虑时钟边沿，因此称为异步复位。这种初始化触发器的技术不推荐用于生成内部复位信号，因为它容易出现故障。设计者需要注意在内部同步该复位信号，以避免出现故障。内部同步复位信号应用于存储元件。复位解除（reset deassertion）是异步复位信号的主要问题，采用两级同步器可以克服这一问题。两级同步器（Level synchronizer）避免了复位解除期间的绕线情况。

Verilog RTL如图所示，使用低电平异步复位信号“reset_n”（示例5.3）。

图5.10显示了具有异步复位“reset_n”的D触发器的综合逻辑。

示例5.3 D触发器，带低电平异步复位信号“reset_n”输入

图5.10 带低电平异步复位信号输入的综合D触发器

D触发器同步复位

在同步复位中，复位信号是作为数据路径的数据输入的一部分，取决于活动时钟边沿。同步复位不存在故障或危险（glitches or hazards）问题，因此这种方法最适合设计。该机制不需要额外的同步电路。

例5.4中描述了Verilog RTL，它使用低电平同步复位信号“reset_n”。

示例5.4 D触发器，带有源低同步复位输入

图5.11同步复位D触发器的综合逻辑

带同步复位输入的正边沿触发D触发器的综合逻辑如图5.11所示。

带使能异步复位的触发器

在大多数实际应用中，需要多个异步输入。考虑一个应用程序，当激活输入时，它需要加载输入数据。即使在复位信号激活且有效时，也必须等待初始化寄存器。如果两个异步输入同时到达，则输出应取决于这些信号的优先级分配。

如示例5.5所示，两个异步输入被命名为“reset_n”和“load_en”。“ reset_n”具有最高优先级，“load_en”具有最低优先级。使用“if-else”构造优先级。

综合逻辑如图5.12所示。

示例5.5带异步“reset_n”和“load_en”的D触发器的Verilog RTL

图5.12异步复位D触发器的综合输出

带使能同步复位的触发器

如果多个信号或输入是数据路径的一部分，并且在时钟的活动边沿上采样，则在时钟的活动边缘上分配时序单元的输出。考虑示例5.6中所示的Verilog RTL，输入“reset_n”和“load_en”是同步输入并在时钟的正边上采样。同步输入“reset_n”具有最高优先级，“load_en”具有最低优先级。

综合逻辑如图5.13所示，“reset_n”和“load_en”是数据路径的一部分。

示例5.6带同步“reset_n”和“load_en”的D触发器

图5.13带同步“reset_n”和“load_en”的综合逻辑

审核编辑：郭婷

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1628

文章
21728

浏览量
602949
asic

asic

+关注

关注
34

文章
1199

浏览量
120428
触发器

触发器

+关注

关注
14

文章
2000

浏览量
61129

原文标题：Verilog时序逻辑硬件建模设计（二）同步和异步复位

文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。

同步复位电路和异步复位电路区别分析

异步复位信号a是异步复位信号源，异步复位信号b、c、d是到达

发表于 06-26 05:36 •2.4w次阅读

异步复位与同步复位的综合后电路图讲解

根据代码，容易推断得出这是一个高电平触发、异步复位的触发器（或者叫异步置位），这也与前面的内容相符合（高电平

发表于 11-14 11:32 •1w次阅读

verilog描述异步置0，异步置1功能的D触发器

新手，verilog描述异步置0，异步置1功能的D触发器，置0低电平有效，置1高电平有效，用modelsim仿真时，个别时序存在问题，费解，

发表于 04-04 20:55

同步复位和异步复位的比较（转载）

本帖最后由 hxing 于 2016-5-7 14:47 编辑最近看到一篇关于同步复位和异步复位的比较的帖子，感觉讲的很清晰，遂转载了无论

发表于 05-05 23:11

FPGA的复位设计分析（Verilog HDL与RTL图）

复位的目的复位的基本目的是使器件进入到可以稳定工作的确定状态，这避免了器件在上电后进入到随机状态导致跑飞了。在实际设计过程中，设计者必须选择最适合于设计本身的复位方式。耳熟能详的是

发表于 01-08 06:00

哪些触发器时钟有效哪些无效

触发器没有使用相同的时钟信号，需要分析哪些触发器时钟有效哪些无效分析步骤和同步时序电路一样，不过要加上时钟信号有关D

发表于 09-06 08:20

D触发器中PRN与CLRN区别在哪

D触发器中PRN、CLRN区别在Quartus II当中查看RTL视图会有PRN和CLRN(CLR)两个引脚的区别PRN是异步置位，可以将输出Q置为输入D（输出Q立马变成输入D）CLR

发表于 01-11 06:43

异步复位信号亚稳态的原因与D触发器的Verilog描述

在带有复位端的D触发器中，当reset信号“复位”有效时，它可以直接驱动最后一级的与非门，令Q端“异步”置位为“1”or“0”。这就是

发表于 11-30 09:15 •1.2w次阅读

D触发器的几种表示形式同步复位、同步释放

首选我们来聊聊时序逻辑中最基础的部分D触发器的同步异步，同步复位即复位信号随系统时钟的边沿

发表于 07-26 10:17 •2.6w次阅读

【FPGA】异步复位，同步释放的理解

异步复位，同步释放的理解目录目录同步复位和异步复位

发表于 01-17 12:53 •4次下载

带复位功能的双 JK 触发器;下降沿触发-74HC73

带复位功能的双 JK 触发器；下降沿触发-74HC73

发表于 02-15 19:33 •3次下载

深度剖析复位电路

　异步复位触发器则是在设计触发器的时候加入了一个复位引脚，也就是说**复位逻辑集成在

发表于 05-25 15:57 •1060次阅读

D触发器的类型详解同步复位和异步复位D触发器讲解

的存储单元，具有时钟同步的特性。其中，D触发器是数字电路设计中使用最广泛的一种触发器类型之一，因为它具有简单、稳定和多功能等优点。

发表于 08-31 10:50 •1.6w次阅读

JK触发器与T触发器的Verilog代码实现和RTL电路实现

JK 触发器的 Verilog 代码实现和 RTL 电路实现

发表于 10-09 17:29 •4780次阅读

JK触发器的置位和复位有什么区别

JK触发器的置位（Set）和复位（Reset）是其在数字电路中的两种基本状态控制功能，它们在操作原理、输入条件以及触发器输出状态的变化上有所

发表于 07-27 14:50 •2150次阅读