Verilog的块语句
1. 块语句有两种，一种是 begin-end 语句， 通常用来标志（）执行的语句；一种是 fork-join 语句，通常用来标志（）执行的语句。
答案：顺序，并行
解析：
（1）begin_end顺序块，用于将多条语句组成顺序块，语句按顺序一条一条执行（除了带有内嵌延迟控制的非阻塞赋值语句），每条语句的延迟时间是相对于由上一条语句的仿真时间而言；
（2）fork-join并行块，块内语句同时执行。
2. 块语句，下面这段语句中，第 40 时刻上，A、B 的值各是多少？
reg A;reg B;initial beginforkbeginA = 1;#20 A = 0;#30A=1;#50 A = 0;endbeginB = 1;#20 B = 0;#30 B = 1;#50 B = 0;endjoinend
答案：A = 0，B = 0
解析：
块语句有两种，begin...end 和 fork...join，其中 fork...join 是并行块，begin...end 是顺序执行块，可以相互嵌套。
上面，两个 begin...end 之间是并行的，而各自 begin...end 内部是顺序执行，A 和 B 的赋值逻辑是一样的，所以要么都是 1，要么都是 0。
按照顺序执行，A 前 20 个时间单位是 1，然后持续 30 个时间单位的 0，所以 40 时刻是 0，同理 B 也是 0。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Verilog
+关注
关注
28文章
1351浏览量
110074
原文标题：Verilog 的块语句 fork...join 和 begin...end
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧
Verilog与ASIC设计的关系 Verilog作为一种硬件描述语言（HDL），在ASIC设计中扮演着至关重要的角色。ASIC（Application Specific Integrated
Verilog 测试平台设计方法 Verilog FPGA开发指南
Verilog测试平台设计方法是Verilog FPGA开发中的重要环节，它用于验证Verilog设计的正确性和性能。以下是一个详细的Verilog测试平台设计方法及
Verilog与VHDL的比较 Verilog HDL编程技巧
Verilog 与 VHDL 比较 1. 语法和风格 Verilog ：Verilog 的语法更接近于 C 语言，对于有 C 语言背景的工程师来说，学习曲线较平缓。它支持结构化编程，代码更直观，易于
Verilog HDL的基础知识
本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。
FPGA Verilog HDL有什么奇技巧？
reg 变量，因为 initial 块是不可综合的，只能在仿真环境中使用，用于初始化寄存器、内存或执行仿真期间的其他任务。
但在 FPGA 设计中，可以使用默认赋值或者使用有条件的赋值语句来为 reg
发表于 09-12 19:10
鸿蒙TypeScript入门学习第6天：【条件语句】
条件语句用于基于不同的条件来执行不同的动作。
TypeScript 条件语句是通过一条或多条语句的执行结果（True 或 False）来决定执行的代码块。
verilog调用模块端口对应方式
Verilog中的模块端口对应方式，并提供示例代码和详细解释，以帮助读者更好地理解和应用。 首先，我们来了解一下Verilog中的模块和模块端口。一个Verilog模块被定义为包含一组声明和语
verilog中repeat必须用begin和end吗
在Verilog中，repeat语句不需要使用begin和end块。repeat语句是一种循环控制语句，允许重复执行一个代码
assign语句和always语句的用法
Assign语句和Always语句是在硬件描述语言（HDL）中常用的两种语句，用于对数字电路建模和设计。Assign语句用于连续赋值，而Always
verilog中initial和always的区别
Verilog是一种硬件描述语言（HDL），用于设计和模拟数字电路。在Verilog中，关键字initial和always都是用于描述电路行为的特殊语句。它们被用来生成仿真模型，并控制模拟器的启动
verilog中for循环是串行执行还是并行执行
的for循环也是并行执行的。 Verilog中的for循环可以用来实现重复的操作，例如在一个时钟周期中对多个电路进行操作。在循环内部，多个语句可以同时执行，而不受循环次数的限制。这种并行执行的机制使得Verilog在硬件设计中非
verilog function函数的用法
Verilog 是一种硬件描述语言 (HDL)，主要用于描述数字电子电路的行为和结构。在 Verilog 中，函数 (Function) 是一种用于执行特定任务并返回一个值的可重用代码块。函数在
单片机if是什么语句
单片机中的if语句是一种条件语句，用于根据不同的条件执行不同的代码块。在程序执行过程中，条件语句用来决定是否执行特定的代码段。在单片机编程中，if语
单片机中for语句的运用
单片机中的for语句是一种常见的循环控制结构，用于重复执行一段代码块，可以简化程序的编写和减少代码量。本文将详细介绍单片机中for语句的运用。 一、for语句的基本结构和功能 for
工商网监
评论