M111N蚀刻速率，在碱性溶液中蚀刻硅-德赢Vwin官网网

本文讲述了我们华林科纳研究了M111N蚀刻速率最小值的高度，以及决定它的蚀刻机制，在涉及掩模的情况下，M111N最小值的高度可以受到硅/掩模结处的成核的影响，以这种方式影响蚀刻或生长速率的结可以被认为是一个速度源，这是我们提出的一个数学概念，也适用于位错和晶界，速度源的活动取决于相关的M111N平面与掩模之间的夹角，因此在微观机械结构中蚀刻的薄壁相对的M111N侧可以有不同的值。

在图1a中，示出了S 100T单晶硅炉和部分覆盖它的惰性掩模的横截面，将这种图案化的晶片暴露于各向异性蚀刻剂将导致衬底蚀刻，如随后的截面图所示(图1 b-g)，结果是在晶片的开口(左侧)和V形槽(右侧)之间有一个非常薄的板，这种薄板可用作微流体处理中的被动阀。使用与以前相同的技术，在双面抛光的S100单晶硅片上蚀刻M 111N板，衬底背面的掩模开口向右变宽(图1)，测量了作为时间函数的板两侧的欠蚀刻，使用光学显微镜确定欠蚀刻。

在上图a中，这种测量的结果显示在图表中，蚀刻阶段c(图1)在大约360分钟时达到，从那时起，观察到板左侧的RUE显著增加(图b)，根据该图中的斜率，我们确定上部线的RUE为24nm/min，下部线的RUE为7.5 nm/min，这导致RUE的两个值相差约3倍。

对RUE出现两个不同值这一事实的解释，可以在111N面的腐蚀机理中找到，用光学显微镜和微分干涉对比技术(DICM)检查了板的两面，发现两侧的表面结构明显不同，在右侧，发现在整个表面上出现轻微的六边形偏心蚀坑，在左侧，发现圆形的、成束的、阶梯状的结构起源于上边缘，即掩模与板连接的同一边缘。

从这些观察中，得出结论:欠蚀刻速率的差异是由掩模和M 111N硅表面之间的角度差异引起的，并且与该角度差异相关，不可能用一个简单的几何因子把它们中的一个与RM 111 N联系起来，因此，我们倾向于将各向异性系数定义为RM 100 N /RUE。在现今存在的运动波理论中，这种不同RUE的影响无法解释，因为严格地说，运动波理论只能应用于自由浮动的完美单晶，对于三个或三个以上交界面相交成一条线或交界面与位错之间的情况，必须在边界位置考虑某些边界条件，这在Shaw基于运动波理论的众所周知的几何构造中是没有认识到的，这些边界条件在微观或宏观上影响界面的形状，在这种情况下，它们的影响是宏观的:真实的差异。

第一个条件是遮罩定义了表面的末端——这是微不足道的，但它不会影响移动表面的方向；第二个边界条件确定了方位；第二个边界条件由机械平衡条件或成核统计给出(特别是对于刻面表面，蚀刻速率取决于梯级的成核速率)。忽略第二个边界条件意味着RUE值不变，RUE的常数值在几何上与RM 111 N相关，这是从凹面球体蚀刻实验中发现的，其中没有增加成核速率的结论，在我们的情况下，相关的第二个边界条件是提到的“成核边界条件”，它指出，一定的刻蚀速率是由结附近的台阶形核所决定的，这是因为结上的原子比平面上的原子更容易被蚀刻去除，因为总键能较低，因为差值取决于m111平面和掩模之间的角度，所以测得的RUE也将取决于这个角度，当然，由于成核的梯级链，方向也会与S 111T略有不同。

可以注意到，速度源行为同样可以由更微小的效应引起，例如不规则前进的微裂纹或硅和掩模之间的晶界，甚至掩模下面的脏表面，速度源概念适用于所有情况，只有机制的性质和规模不同，速度源的概念可能会影响对m111最小值的解释。

在我们的例子中，硅/掩模结的影响可能取决于边缘角度、掩模材料和温度，验证这种行为的实验目前正在进行中。已经用DICM光学显微镜证明，硅中M 111N平面的腐蚀机理不仅取决于引言中提到的参数，而且还取决于它们相对于掩模的取向，这会影响RUE，因为RUE是由硅/掩模结引起的台阶形核过程决定的，所以RUE现在不能通过几何因子与RM 111 N相关，我们把这种效应称为速度源，因此倾向于使用RM 100n/rue作为各向异性系数。

审核编辑：符乾江

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

蚀刻

蚀刻

+关注

关注
9

文章
413

浏览量
15368
有机物

有机物

+关注

关注
0

文章
14

浏览量
1671

半导体蚀刻工艺科普

过度蚀刻暴露硅晶圆表面可能会导致表面粗糙。当硅表面在HF过程中暴露于OH离子时，硅表面可能会变得

发表于 11-05 09:25 •231次阅读

湿法蚀刻的发展

蚀刻的历史方法是使用湿法蚀刻剂的浸泡技术。该程序类似于前氧化清洁冲洗干燥过程和沉浸显影。晶圆被浸入蚀刻剂罐中一段时间，转移到冲洗站去除酸，然后转移到最终冲洗和旋转干燥步骤。湿法蚀刻用于

发表于 10-24 15:58 •165次阅读

VCSEL激光在蚀刻和光刻中的应用与前景

VCSEL激光在蚀刻和光刻中应用广泛，提高精度和效率。银月光科技提供多波长VCSEL激光器，定制化服务，助力工业生产高效高质量。未来，更多种类VCSEL激光器将推动工业技术创新。

发表于 08-01 09:18 •395次阅读

玻璃基电路板的蚀刻和侧蚀技术

在对显示面板和玻璃基板减薄蚀刻主要是指通过一定配比混酸等蚀刻液对液晶面板和玻璃基板等（二氧化硅）玻璃材质基板进行化学腐蚀。本文所摘选信息虽不是专门介绍对玻璃基材的蚀刻，但相关蚀刻和侧蚀

发表于 07-19 15:41 •474次阅读

玻璃电路板表面微蚀刻工艺

玻璃表面蚀刻纹路由于5G时代玻璃手机后盖流行成为趋势，预测大部分中高端机型将采用玻璃作为手机的后盖板。因此，基于玻璃材质的微加工工艺也就成为CMF研究中不可回避的一个技术问题。而且，由玻璃材质

发表于 07-17 14:50 •547次阅读

基于光谱共焦技术的PCB蚀刻检测

（什么是蚀刻？）蚀刻是一种利用化学强酸腐蚀、机械抛光或电化学电解对物体表面进行处理的技术。从传统的金属加工到高科技半导体制造，都在蚀刻技术的应用范围之内。在印刷电路板(PCB)打样

发表于 05-29 14:39 •381次阅读

SK海力士寻求东电低温蚀刻设备，或降低NAND闪存堆栈层数

当前，3D NAND闪存在通过提高堆栈层数来增加容量上取得显著进展。然而，在这种趋势下，闪存颗粒中的垂直通道蚀刻变得愈发困难且速率减缓。

发表于 05-07 10:33 •446次阅读

通信——通过表面电荷操纵控制锗的蚀刻

计算领域的潜在基础材料。超薄二极管器件的制造需要去除用于同质外延生长的衬底。对于硅来说，这一任务通常通过选择性蚀刻来实现。然而，对于锗来说，由于与硅相比在化学和氧化行为上的根本差异，需

发表于 04-25 12:51 •421次阅读

通信——通过表面电荷操纵控制锗的<b class='flag-5'>蚀刻</b>

关于两种蚀刻方式介绍

干式蚀刻是为对光阻上的图案忠实地进行高精密加工的过程，故选择材料层与光阻层的蚀刻速率差（选择比）较大、且能够确保蚀刻的非等向性（主要随材料层的厚度方向进行

发表于 04-18 11:39 •661次阅读

影响pcb蚀刻性能的五大因素有哪些？

一站式PCBA智造厂家今天为大家讲讲影响pcb蚀刻性能的因素有哪些方面?影响pcb蚀刻性能的因素。PCB蚀刻是PCB制造过程中的关键步骤之一，影响蚀

发表于 03-28 09:37 •934次阅读

蚀刻机远程监控与智能运维物联网解决方案

行业背景随着工业技术的不断发展，物联网作为新兴生产力正在改变许多行业的工作方式。在半导体芯片行业，自动蚀刻机的物联网应用正在助力企业达到监控设备更加便利、故障运维更加高效、数据分析更加精准等等

发表于 03-20 17:52 •1071次阅读

电偶腐蚀对先进封装铜蚀刻工艺的影响

共读好书高晓义陈益钢（上海大学材料科学与工程学院上海飞凯材料科技股份有限公司）摘要：在先进封装的铜种子层湿法蚀刻工艺中，电镀铜镀层的蚀刻存在各向异性的现象。研究结果表明，在

发表于 02-21 15:05 •685次阅读

东京电子新型蚀刻机研发挑战泛林集团市场领导地位

根据已公开的研究报告，东京电子的新式蚀刻机具备在极低温环境下进行高速蚀刻的能力。据悉，该机器可在33分钟内完成10微米的蚀刻工作。此外，设备使用了新开发的激光气体，搭配氩气和氟化碳气体

发表于 02-18 15:00 •706次阅读

半导体资料丨氧化锌、晶体硅/钙钛矿、表面化学蚀刻的 MOCVD GaN

）浓度，蚀刻时间为30秒和60秒。经过一定量的蚀刻后，光学带隙降低，这表明薄膜的结晶度质量有所提高。利用OPAL 2模拟器研究了不同ZnO厚度对样品光学性能的影响。与其他不同厚度的ZnO层相比，OPAL 2模拟表明，400nm的ZnO层

发表于 02-02 17:56 •656次阅读

Si/SiGe多层堆叠的干法蚀刻

引言近年来，硅/硅锗异质结构已成为新型电子和光电器件的热门课题。因此，人们对硅/硅锗体系的结构制造和输运研究有相当大的兴趣。在定义Si/S

发表于 12-28 10:39 •646次阅读