Cadence针对PCIe 6.0的完整IP解决方案
从正式发布至今，PCI Express (PCIe) 发展迅速，在现代数字世界中无处不在，已经成为高性能计算、人工智能/机器学习(ML)加速器、网络适配器和固态存储等应用不可或缺的一项技术。不仅如此，PCIe 技术近期在速度和延迟方面取得的突破让其在存储器架构中也获得了广泛应用(例如通过 PCIe/CXL 插槽连接的持久内存和 DRAM)。
人工智能/机器学习(ML)应用的变革以及企业工作负载加速迁移至云端的趋势，持续推动数据流量前所未有的增长。为了应对未来对数据带宽的需求，PCI-SIG 于2019 年发布了 PCIe 6.0，将数据传输速率翻倍至 64GT/s。最终版 PCIe 6.0 标准已于 2022年1月正式发布。
图1：IO 带宽增长预测和 PCIe 标准的演化
PCIe 6.0 的主要挑战
将 I/O 带宽从 PCIe 5.0 的 32GT/s 翻倍至 64GT/s 给信号完整性(SI)带来了巨大挑战。PCIe 向后兼容的需求必须持续支持 PCB、连接头和扩展卡等传统通道。数据速率为 32GT/s 且采用不归零制(NRZ)编码时，传统通道的插入损耗总和在奈奎斯特频率(16GHz)下可达到36dB以上;当速率提升至64GT/s NRZ 时，奈奎斯特频率翻倍至 32GHz，通道的频率相关损耗将增加到 70dB 以上。如此的全通道信号损失将令噪音完全无法识别，传输的数据将无法被有效还原。
PAM4 加持 PCIe
将信号调制模式从非归零编码(NRZ)改至四电平脉冲幅度调制(PAM4)是 PCIe 6.0 克服通道信号损失挑战的方法。
PAM4 是一种多电平信号传输技术，每个单位时间(UI)传输2比特，而 NRZ 每个单位时间仅传输1比特(见图2)。采用 PAM4 信号调制技术的PCIe 6.0 每个 UI 可以传输2比特数据，数据速率在奈奎斯特频率不变的情况下增加一倍，成为 PCIe 6.0 的一大优势。通道损失也因此与 PCIe 5.0 一样可控。
图2：PAM4 信号调制
然而，升级至采用 PAM4 信号调制的 PCIe 版本还需要解决一系列挑战，并应对因此导致的复杂性上升。幸运的是，Cadence 对 PAM4 并不陌生。早在 2017 年，Cadence 就通过对 Nusemi 公司的收购开始研发112Gb/s 的 PAM4 技术。
今天，Cadence 已经是多个先进 FinFET 节点下 112G/56G PAM4 SerDes IP 的领先供应商，客户使用我们的 IP 已经开发出多项成功的芯片设计。
协议更新，为效率而生
PIPE 到控制器的接口也升级到了 6.0 版本，延迟进一步降低。
PCIe 6.0 标准引入了流控制单元的概念(FLIT)，与 PAM4 所需的前向纠错(FEC)高效协同，为采用最常见配置的主流负载提供更低的延迟。
PCIe 前代版本通过动态链路带宽和低功耗状态实现节能。但在此过程中，动态链路带宽会干扰数据流的传输。PCIe 6.0 采用全新的低功耗状态 L0p，可在不干扰数据流的前提下允许功耗相对带宽的按比例调整。
Cadence 针对 PCIe 6.0 的完整 IP 解决方案
图3：Cadence 的 PCIe PHY 和控制器解决方案
Cadence 致力于引领行业采用最新的 PCIe 6.0 标准，用 PCIe 6.0 IP 解决方案应对前沿领域快速变革的技术需求。
过去 20年，Cadence 一直是 PCIe PHY 和控制器的领先供应商。采用 Cadence 领先的 PAM4 技术以及经过验证的112G/56G PAM4 以太网 PHY IP，结合在 PCIe 领域深厚的经验，Cadence 致力于为市场提供最先进的 PCIe 6.0 PHY 和控制器 IP。
关于 Cadence
Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子系统设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站 cadence.com。
2022 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。
原文标题：成熟的PCIe 6.0 IP可极大降低复杂系统开发难度
文章出处：【微信公众号：Cadence楷登】欢迎添加关注!文章转载请注明出处。
审核编辑：汤梓红
-
控制器
+关注
关注
112文章
16332浏览量
177803 -
Cadence
+关注
关注
65文章
921浏览量
142073 -
PCIe
+关注
关注
15文章
1234浏览量
82579
原文标题：成熟的PCIe 6.0 IP可极大降低复杂系统开发难度
文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
PCIe信号完整性问题解决方案
Cadence展示完整的PCIe 7.0 IP解决方案
恩智浦完整的Matter端到端解决方案
新思科技PCIe 7.0验证IP（VIP）的特性
如何简化PCIe 6.0交换机的设计
新思科技推出业界首款PCIe 7.0 IP解决方案
新思科技发布PCIe 7.0 IP解决方案，赋能AI与HPC前沿设计
新思科技推出业界首款PCIe 7.0 IP解决方案
Cadence扩充Tensilica IP产品阵容，强化汽车传感器融合计算能力
下一代PCIe5.0 /6.0技术热潮趋势与测试挑战
NVMe Host Controller IP实现高性能存储解决方案
Cadence发布全新Celsius Studio AI热分析平台
PCIe 6.0元年，AI与HPC迎来新速度
为什么PCIe向前迈出了一大步？
工商网监
评论