降低超薄栅氧化层漏电流的预氧化清洗方法-德赢Vwin官网网

本发明涉及一种在集成电路制造中减少漏电流的方法，更具体地说，涉及一种在集成电路制造中通过新的预氧化清洗顺序减少超薄栅氧化物漏电流的方法。

根据本发明的目的，实现了一种预氧化清洗衬底表面的新方法。我们华林科纳使用多步清洗工艺清洗晶片的半导体衬底表面，其中清洗工艺的最后一步包括用HMSO和HCO的溶液清洗，由此在晶片表面上形成化学氧化物初始层。此后，晶片的表面被氧化以形成热氧化层，其中在集成电路的制造中，化学氧化层和热氧化层一起形成栅氧化层。

优选实施例的描述

现在更具体地参考图1，示出了部分完成的集成电路的一部分电路。示出了优选由单晶硅构成的半导体衬底10。集成电路器件的每个有源区将与其他有源区隔离。例如，硅的局部氧化(LOCOS)可以用于形成场氧化区，或者可以形成诸如12的浅沟槽隔离(STI)区。

对于深亚微米CMOS技术，栅极氧化层必须超薄，可能在15到20埃的数量级。为了减少漏电流，在形成超薄栅氧化层之前，半导体衬底的表面必须非常干净。

例如，图2是说明本发明优选实施例中的清洁步骤的流程图。首先，执行SPM清洁(21)。使用HMSO 4+HCO的溶液清洗晶片。然后用水冲洗晶片，通常是去离子水。该第一清洗步骤去除重金属离子和有机材料，例如抗蚀剂。

传统上，SPM清洁剂用于去除光刻胶或重金属离子。此时添加最终的SPM步骤并不明显，因为这些材料已经被去除。然而，发明人已经发现-

当使用本发明的新型预氧化工艺时，在漏电流方面获得了惊人的显著改善。

现在参考图3，初始化学氧化物层14显示在衬底的表面上。栅极氧化是50，以形成栅氧化层16。栅极氧化物层14和16具有约15至30埃的组合厚度。应当注意，附图不是按比例绘制的。氧化物层14/16非常薄。

采用新型预氧化清洗工艺本发明的过程已经被实施和测试。测试中采用了各种预氧化清洗方法。泄漏电流密度60(埃/厘米')的厚度清洁过程。图5示出了NMOS的结果，图6示出了PMOS的结果。在这两个图中，fi1m质量的累积分布沿纵轴显示。横轴表示漏电流65密度。

本发明的方法(晶片号5)具有

NMOS和PMOS的最低漏电流密度值。

如本领域中常规的那样继续处理。可以在栅极氧化物层14/16上的有源区中制造半导体器件结构。例如，图4示出了具有侧壁隔离物24、源区和漏区26、通过绝缘层28和钝化层32接触源区和漏区之一的导电层30的栅电极20。

本发明的方法提供了简单的30

和降低漏电流有效方法，特别是对于超薄栅氧化层。本发明的新型氧化前清洗工艺执行SPM清洗作为最后的清洗步骤，从而形成初始化学物质

用盐酸+HCO+HCO清洗；和

在每个清洗步骤之后进行HCO漂洗，其中最后的清洗步骤包括用含有HMSO和HCO的溶液进行清洗。

5.根据权利要求1的方法，其中所述化学氧化物初始层的厚度约为10-12埃。

6.根据权利要求1所述的方法，其中所述热氧化层由包含快速热处理和炉处理的组中的一种形成。

7.根据权利要求1的方法，其中所述热氧化层的厚度在大约15和30埃之间。

8.根据权利要求1的方法，其中所述化学氧化物初始层和所述热氧化物层一起具有约15至30埃的厚度。

9.一种在晶片上集成电路的制造中形成栅氧化层的方法，包括:

用多步清洗工艺清洗所述晶片的半导体衬底表面，包括:用HMSO+HCO溶液清洗；

用NH，O，+HCO，+HCO清洗；用盐酸+HCO+HCO清洗；和

在每个清洗步骤之后进行HCO清洗，其中所述多步清洗工艺的最后一步包括用包含HMSO和HCO的溶液进行清洗，由此在所述晶片的所述表面上形成化学氧化物初始层；和

此后氧化所述晶片的所述表面以形成热氧化物层，其中在所述集成电路的制造中，所述化学氧化物层和所述热氧化物层一起形成所述栅极氧化物层。

10.根据权利要求9的方法，其中所述化学氧化物初始层的厚度在大约10和12埃之间。

11.根据权利要求9的方法，其中所述热

形成热栅极氧化物之前的氧化物层。化学氧化物层充当缓冲层，以防止热氧化期间硅表面粗糙化。

虽然已经参照本发明的优选实施例具体示出和描述了本发明，但是本领域技术人员将理解，在不脱离本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

审核编辑：符乾江

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

芯片

芯片

+关注

关注
455

文章
50714

浏览量
423113
集成电路

集成电路

+关注

关注
5387

文章
11530

浏览量
361615
半导体

半导体

+关注

关注
334

文章
27286

浏览量
218043

栅氧化层工艺的制造流程

与亚微米工艺类似，栅氧化层工艺是通过热氧化形成高质量的栅氧化层，它的热稳定性和界面态都非常好。

发表于 11-05 15:37 •316次阅读

栅<b class='flag-5'>氧化</b><b class='flag-5'>层</b>工艺的制造流程

MOS管泄漏电流的类型和产生原因

MOS管（金属氧化物半导体场效应晶体管）的泄漏电流是指在MOS管关断状态下，从源极或漏极到衬底之间仍然存在的微弱电流。这些泄漏电流可能对电路的性能和稳定性产生不利影响，因此需要深入了解

发表于 10-10 15:11 •1583次阅读

直流输电系统氧化锌ZnO电阻设计方案

有关。限压器在不同波形电压作用下的小电流特性的研究在文献中报导较少。对ZnO阀片在名种实际工作电压下的长期老化性能的试验方法目前还存在一些分歧。如日本的研究者认为,施加不同的电压波形,ZnO阀片的泄漏电流

发表于 06-03 08:53

电容器漏电流的产生原因和降低方法

。因此，对电容器漏电流的研究和控制具有重要意义。本文将对电容器漏电流进行详细介绍，包括其定义、产生原因以及降低漏电流的方法，以期为相关研究和

发表于 05-23 15:22 •4508次阅读

热氧化与PECVD生成氧化硅的方式比较

热氧化是在高温下通过化学反应在硅表面生成氧化硅的方式。

发表于 05-19 09:59 •1453次阅读

金属氧化物压敏电阻的冲击破坏机理&高能压敏电阻分析

以氧化锌为主的金属氧化物阀片在一定的电压和电流作用下的破坏可分为热破坏和冲击破坏两类。热破坏是指氧化锌电阻在交流电压持续作用时发生的破坏,即由于阀片在交流作用下的发热超过了其散热能力

发表于 03-29 07:32

金属氧化物压敏电阻（MOV）概述：工作和应用

影响 MOV 的整体体电阻，从而导致漏电流。压敏电阻的漏电阻随着频率的增加而迅速降低，因为压敏电阻与要覆盖的系统平行连接。MOV电抗值可以使用以下公式确定 Xc=1/2πfC 其中Xc 是容抗

发表于 03-29 07:19

MOS管中漏电流产生的主要六大原因

决。本文将详细介绍MOS管中漏电流产生的六个主要原因，并对每个原因进行详实细致的分析。第一，表面态。MOS管的漏电流主要是由于表面态引起的。MOS管的表面与环境接触，容易吸附杂质和形成氧化层

发表于 03-27 15:33 •5381次阅读

以二氧化碳为原料的清洗方式在工业中的应用（二）

什么是二氧化碳雪清洗？二氧化碳雪清洗是二氧化碳清洗的表现形式之一，是除干冰粒

发表于 03-15 19:59 •192次阅读

揭秘芯片制造工艺——硅的氧化过程

由于只有热氧化法可以提供最低界面陷阱密度的高质量氧化层，因此通常采用热氧化的方法生成栅氧化

发表于 03-13 09:49 •3152次阅读

以二氧化碳为原料的清洗方式在工业中的应用（一）

以二氧化碳为基础原料的清洗正在经历前所未有的迅猛发展，基于二氧化碳的特性，目前在清洗领域中二氧化碳被用于以下4个方面：1、将二

发表于 03-07 13:09 •391次阅读

二氧化碳雪清洗技术在芯片制造中的关键突破

二氧化碳雪清洗作为一种新型的清洗方法，在芯片制造领域具有广阔的应用前景。通过将高压液态二氧化碳释放，得到微米级固相二

发表于 02-27 12:14 •234次阅读

氧化诱导期如何检测？

氧化诱导期（OIT）是测定材料在高温（通常为200℃）氧气条件下开始发生自动催化氧化反应的时间，是衡量材料在成型加工、储存、焊接和使用中耐热降解能力的指标。以下是氧化诱导期的检测方法：

发表于 02-27 11:19 •977次阅读

芯片引脚氧化怎么处理

IC引脚的氧化问题是电子元器件制造和维护过程中经常遇到的一个挑战。氧化引脚可能会导致连接不良、信号干扰以及设备故障。因此，对IC引脚是否氧化进行准确判定是非常重要的。

发表于 01-12 09:20 •3531次阅读

耐压测试中漏电流的计算方法

耐压测试是一种常用的电气测试方法。在进行耐压测试时，需要对漏电流进行计算，以确保测试过程中的安全。本文将详细介绍耐压测试中漏电流的计算方法。一、漏

发表于 01-11 14:38 •1.2w次阅读