关于AXI4-Stream协议总结分享
AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；
二、握手机制
只有当VALID和READY同时为高时，才能进行传输。
VALID和READY信号的先后顺序有一下三种形式：
2.1VALID早于READY信号
2.2READY信号早于VALID信号
2.3 VALID信号与READY信号同时
三、基本事务
AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，因此，我使用XILINX公司的产品指导手册（pg007_srio_gen2_v3_1.pdf）里的一个时序图来演示AXI4-Stream各个信号的关系。如下图所示：
上图中，tready信号一直处于高电平，表示从设备做好了接收数据准备。tvalid变为高电平的同时，tdata、tkeep、tuser也同时进行发送。在tdata最后一个字节数据时，tlast发送一个高电平脉冲。数据发送完成后，tvalid变为低电平。这样一次传输就完成了。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
信号
+关注
关注
11文章
2789浏览量
76730 -
Stream
+关注
关注
0文章
20浏览量
7968
原文标题：AXI4-Stream协议总结
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
AMBA AXI4接口协议概述
AMBA AXI4（高级可扩展接口 4）是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合 AXI4 标准的
Xilinx NVMe AXI4主机控制器，AXI4接口高性能版本介绍
NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用高性能、顺序
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
。
编辑 图 38
点击Advanced，保持默认配置，即可避免VDMA同时读写同一个Buffer，造成视频数据传输乱码。
编辑 图 39
Video In to AXI4-Stream IP
发表于 07-12 17:24
如何在psoc 4控制器 (CY8C4245AXI-483) 中实现RC5协议？
如何在 psoc 4 控制器 (CY8C4245AXI-483) 中实现 RC5 协议
发表于 07-04 07:38
ESP-ADF下的i2s_stream是否可以全双工工作？
请问各位朋友:
ESP-ADF下的i2s_stream是否可以全双工工作，我看了其下的所有关于I2S的例子程序和create_i2s_stream函数的源码，都只能单工工作（要么读要么写），我要自行修改与i2s_
发表于 06-28 06:59
SoC设计中总线协议AXI4与AXI3的主要区别详解
AXI4和AXI3是高级扩展接口（Advanced eXtensible Interface）的两个不同版本，它们都是用于SoC（System on Chip）设计中的总线协议，用于处理器和其它外设之间的高速数据传输。
FPGA通过AXI总线读写DDR3实现方式
AXI总线由一些核心组成，包括AXI主处理器接口（AXI4）、AXI处理器到协处理器接口（AXI4-Lite）、
发表于 04-18 11:41
•1258次阅读
8路SDI/HDMI/MIPI/PCIe-DMA音视频采集，V4L2驱动应用介绍
配置下，支持8路FHD(1920x1080p)@30Hz的采集与显示5 用户接口1.8路AXI4-Stream或FIFO视频采集接口2.8路AXI4-Stream或FIFO视频显示接口3.外部显示定时
发表于 03-13 13:59
Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP，高性能应用介绍
Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。基于PCI Express
发表于 03-07 13:54
Multi-Channel PCIe QDMA&RDMA IP应用介绍
Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。基于PCI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动Continous Rin
发表于 02-22 14:34
•1次下载
Xilinx高性能PCIe DMA控制器IP，8个DMA通道
Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。
基于PCI Express Integrated Block，Multi-Channel PCIe RDMA
PCIe-AXI-Cont用户手册
Transaction layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA。
发表于 02-22 09:15
•3次下载
Xilinx FPGA NVMe控制器，NVMe Host Controller IP
NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数
漫谈AMBA总线-AXI4协议的基本介绍
本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解，是因为这个协议在SoC、IC设计中应用比较广泛。
发表于 01-17 12:21
•2367次阅读
工商网监
评论