小编科普一下关于锁相环的一些概念-德赢Vwin官网网

锁相环的一些概念

1、捕获、锁定与跟踪的概念

捕获，是指从输入信号加到锁相环输入端开始开始，一直到环路达到锁定的全过程。

锁相环的锁定是指锁相环的输出频率等于输入频率，而输出信号的相位跟随输入信号的变化而变化。

跟踪是指锁相环锁定后的状态，一旦锁相环进入锁定状态，若输入信号产生了相位的变化，环路就调整压控振荡器的控制电压使得其输出信号的相位跟随输入信号的相位变化，即保持恒定的稳态相位差。这种状态称为跟踪或同步状态。

2、捕获时间和稳态相差

捕获时间是指捕获过程所需的时间。捕获时间的大小不仅与环路参数有关，而且与起始状态有关。

当环路进入同步状态之后，环内被控振荡器的振荡器频率已经等于输入信号的频率，两者之间只差一个固定的相位。这个相位差称为稳态相差。反过来说，若稳态相差为一个常数或等于0，则说明环路处于锁定状态。

3、相位捕获和频率捕获

“相位捕获”指在捕获过程中，相位没有经过2π的周期跳跃就能进入的锁定状态，即捕获过程小于一个2π周期的捕获过程称为相位捕获，又称快捕获。“频率捕获”指捕获经历一个以上的频率周期的捕获过程。即意味着环路的输入信号频率与输出信号频率在开始捕获前相差至少一个周期。一般来说，一个锁相环从捕获到锁定都要经历从频率捕获到相位捕获两个过程。

如下图的快捕范围就是快捕带，只有相位捕获，因此收敛较快，而除快捕范围的捕获带则首先要进行频率捕获，然后才是相位捕获。频率捕获相对来说是一个慢的过程，因此收敛较慢。

4、捕获带和同步带

捕获带是指保证环路必然进入锁定的最大固有频差值。换句话说，就是在保证环路不出现稳定的差拍状态所允许的最大固有频差值。

一旦环路进入锁定状态，系统就处于跟踪状态。随着输入信号的频率和相位的变化，环路应该始终能跟踪其变化，但一旦输入信号的频率与被控压控振荡器的自由振荡器频率相差太多，环路就会失去跟踪能力，这种状态称为“失锁”。

同步带是指系统保持同步的最大固有频差值

5、最大频率阶跃范围

描述PLL对于稳定工作状态的动态限制。环路初始处于锁定状态，当输入信号的频率发生阶跃变化的幅度在失锁带的范围之内，环路能够保持锁定。然而，当输入信号的频率发生阶跃变化的幅度超出失锁带的范围，环路不能保持锁定，输出信号无法跟踪输入参考信号。当然，通过缓慢的捕获过程，环路可再次入锁。

鉴相器

关于鉴频器介绍一下2种鉴频器：

鉴频器1，二象限反正切函数，

优点：最准确的鉴相方法，实际相位差异位于-90°至+90°的范围之内时，该鉴相器的工作保持线性，并且其输出的鉴相结果与信号幅值无关。

缺点：需要进行反正切求值，因而它也是计算量最大的一种。

鉴频器2

优点：计算量小，适合纯逻辑实现

缺点：鉴频近似准确，鉴相结果与

成正比，并且与信号幅值有关

环路滤波器和频率可变振荡器与锁频环一样，不在重复叙述

Matlab 程序

在锁频环的程序基础上添加锁相环，设定前面500ms是锁频环工作，将频率快速的拉到接近的范围，然后切换到锁相环，期间在1s的时候频率突变10Hz，在2s的时候突变30Hz，在3s的时候突变100Hz，来理解快捕范围，频率阶跃、捕获带等这些概念。为了显示更加清楚，这里就不加码元信息了

format long g;

clc;clear all;close all

SampleClk = 4.1e6;

PointNum = SampleClk*5;

IF = 1e6- 240 ;

Carr_cos(1:SampleClk) = cos(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);

Carr_sin(1:SampleClk) = sin(2*pi*(IF/SampleClk).*[1:SampleClk] + 0);

IF = IF + 10;

Carr_cos(1+SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);

Carr_sin(1+SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[SampleClk+1:PointNum] + 0);

IF = IF + 30;

Carr_cos(1+2*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);

Carr_sin(1+2*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[2*SampleClk+1:PointNum] + 0);

IF = IF + 100;

Carr_cos(1+3*SampleClk:PointNum) = cos(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0);

Carr_sin(1+3*SampleClk:PointNum) = sin(2*pi*(IF/SampleClk).*[3*SampleClk+1:PointNum] + 0);

signal0 = Carr_cos +j*Carr_sin;

data = awgn(signal0,-5,'measured');

n = SampleClk/1000;

num=1000;

a=rand(1,num);

a(a>0.5)=1;

a(a<=0.5)=-1;

% for m = 1 1000

% data(m*n+1:(m + 1)*n) = a(m)*data(m*n+1:(m + 1)*n);

% end

fc = 1e6;

n = SampleClk/1000;

nf = floor(length(data)/n);

FAccCarReg0 = 0;

PAccCarReg0 = 0;

frame = 0;

FLL_BL = 100;

PLL_BL = 20;

tc1 = 1/1000;

k1 = 1;

[d0,d1] = Fil2ndPara(k1,FLL_BL,tc1);

[c0,c1] = Fil2ndPara(k1,PLL_BL,tc1);

df(1:nf) = 0;

df1(1:nf) = 0;

PQaccu = 0;

PIaccu = 0;

fll = 0;

pll = 0;

carr_accu = 0;

counter = 1;

init_carr_freq = fc;

for frame = 1 : nf

% frame

carr_freq = init_carr_freq + fll + pll;

for clk = 0 : n-1

%clk

carr_accu = rem(carr_accu,1);

cosine = cos(2*pi*(carr_accu));

sine = sin(2*pi*(carr_accu));

baseband = (data(((frame-1)*n+clk+1))).*(cosine -j*sine);

PI_clk = real(baseband);

PQ_clk = imag(baseband);

PQaccu = PQaccu + PQ_clk;

PIaccu = PIaccu + PI_clk;

carr_accu = carr_accu + carr_freq/SampleClk;

end

PQ(frame) = PQaccu;

PI(frame) = PIaccu;

if PI(frame) == 0

PI(frame) = 0.0000001;

end

PQaccu = 0;

PIaccu = 0;

if frame <5

fll = 0;

pll = 0;

elseif(frame <500 )

df(frame) = FrqErr(PI,PQ,frame);

[fll,FAccCarReg0] = Fil2nd(d0,d1,FAccCarReg0,df(frame));

else

df1(frame) = PhaErr(PI,PQ,frame);

[pll,PAccCarReg0] = Fil2nd(c0,c1,PAccCarReg0,df1(frame));

end

fll_frame(frame) = fll + pll;

end

figure(1)

plot(fll_frame);

figure(4)

plot(PI);

hold on

plot(PQ);

hold on

figure(5)

plot(atan(PQ./PI))

从频率跟踪图可以明显的看出

在500ms锁频环转锁相环的时候，误差频率很小，因此处于快捕带，只需要对相位进行捕获，收敛很快。在1s的时候，频率突变10Hz，环路仍然保持锁定，很快便调整到了正确的频率，因此10Hz属于最大阶跃范围内，2s的时候，频率突变30Hz，很明显的频率出现了震荡，这就是失锁了，但仍处于捕获带内，因此花了一点时间又重新锁定到正确的频率上，最后，频率突变100Hz，则直接跳出了捕获带之外，无法重新锁定了。

从I/Q幅度图以及鉴相值可以看出

在500ms和1s的时候，相位没有出现2*pi的翻转，而在2s的时候出现了多次的2pi的翻转，这也印证了最开始介绍锁相环的概念中的频率捕获和相位捕获的内容。

IQ幅度图：

鉴相值图：

原文标题：FPGA学习-数字锁相环

文章出处：【微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。

审核编辑：刘清

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

锁相环

锁相环

+关注

关注
35

文章
584

浏览量
87735
pll

pll

+关注

关注
6

文章
776

浏览量
135130
鉴频器

鉴频器

+关注

关注
1

文章
27

浏览量
33150

锁相环PLL的工作原理锁相环PLL应用领域

锁相环（Phase-Locked Loop，简称PLL）是一种电子电路，它能够自动调整输出信号的相位，使其与输入信号的相位同步。这种电路在电子工程领域有着广泛的应用，特别是在频率合成、时钟恢复、调制

发表于 11-06 10:42 •585次阅读

简述锁相环的基本结构

锁相环（Phase-LockedLoop, PLL），是一种反馈控制电路，电子设备正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的，它可用来从固定的低频信号生成稳定的输出高频信号。

发表于 08-06 15:07 •610次阅读

锁相环和锁相放大器的区别

锁相环（Phase-Locked Loop, PLL）和锁相放大器（Lock-in Amplifier）是两种在电子学和信号处理领域广泛应用的技术，它们各自具有独特的工作原理、组成结构以及应用场景。以下将从定义、组成、工作原理、性能特点及应用领域等方面详细阐述

发表于 07-30 15:51 •1217次阅读

锁相环相位噪声的影响因素

锁相环（Phase Locked Loop, PLL）相位噪声是评估锁相环性能的重要指标之一，它描述了输出信号相位的不稳定性。相位噪声的存在会直接影响系统的性能，如降低信号的信噪比、增加误码率、影响雷达系统的目标分辨能力等。以下

发表于 07-30 15:31 •1319次阅读

锁相环的工作原理和应用场景

锁相环是一种利用相位同步产生的电压，去调谐压控振荡器（Voltage Controlled Oscillator, VCO）以产生目标频率的负反馈控制系统。它基于自动控制原理，通过外部输入的参考信号

发表于 07-30 15:05 •3969次阅读

EPSON(爱普生）获得高频输出的方法（第一部：锁相环电路）

EPSON(爱普生）获得高频输出的方法（第一部：锁相环电路）

发表于 06-20 10:42 •469次阅读

EPSON(爱普生）获得高频输出的方法（第<b class='flag-5'>一</b>部：<b class='flag-5'>锁相环</b>电路）

锁相环的基本原理和主要作用

锁相环（Phase Locked Loop，简称PLL）是一种在电子系统中广泛应用的负反馈控制系统，其主要作用是实现输入信号与输出信号之间的相位同步。在现代通信、雷达、导航、测量等领域，锁相环都发

发表于 05-24 16:28 •3528次阅读

锁相环在电子和通信领域的应用原理

怎么有了RC滤波器，锁相环就是二阶了？传递函数明明只有一阶啊？还有一阶？是的，那一阶存在于VCO中。

发表于 03-04 14:18 •514次阅读

锁相环和鉴相器的电路原理和结构？

请问在电子电路中锁相环和鉴相器的电路结构是什么样的？它是如何实现此电路功能的？可否详细解释一下？

发表于 02-29 22:34

锁相环的输入输出相位一致吗？

锁相环是保证相位一致，还是相位差一致？锁相环的输入输出相位一致吗？ 锁相环（PLL）是

发表于 01-31 15:45 •1138次阅读

锁相环锁定后一定不存在频差吗？

锁相环锁定后一定不存在频差吗？ 锁相环是一种常用的控制系统，用于将输入信号与参考信号之间的相位误差维持在一个可接受的范围内。它通过调节输出信

发表于 01-31 15:25 •828次阅读

锁相环到底锁相还是锁频？

方式有时会导致一些误解，有人认为它实际上是锁频而非锁相。在本文中，我将详细解释为什么锁相环既是锁频又是锁相，并解释两者之间的区别。首先，让我们了解

发表于 01-31 15:25 •1948次阅读

为什么说锁相环相当于一个窄带跟踪滤波器

锁相环路与自动频率控制电路有何区别？为什么说锁相环相当于一个窄带跟踪滤波器 锁相环路（PLL）和自动频率控制电路（AFC）是常见的频率调节电路，它们的主要区别在于功能和应用场景。首先

发表于 01-31 15:24 •1134次阅读

锁相环同步带与捕获带有区别吗？

锁相环同步带与捕获带有区别吗？ 锁相环（简称PLL）同步带和捕获带是锁相环中两个重要的工作模式，它们在功能和应用上存在一些区别。 1. 定义和原理： -

发表于 01-31 11:31 •1384次阅读

数字锁相环技术原理

数字锁相环（DigitalPhase-LockedLoop，简称DPLL）是一种基于反馈控制的技术，用于实现精确的时序控制和相位同步。通过相位比较、频率差计算、频率控制、滤波和循环控制，它能够完成

发表于 01-02 17:20 •1974次阅读

搜索历史

小编科普一下关于锁相环的一些概念

评论