使用多代 PCIe 构建高性能互连
PCI Express 和对带宽的渴望
作为将计算、嵌入式和定制主机处理器连接到“端点”外围设备（例如以太网端口、USB 端口、视频卡和存储设备）的一种方式，PCI Express® (PCIe®) 已成为参考的高性能互连。利用高速串行通信，PCIe 提供高效的点对点连接，并通过增加通道数和信号传输速率，提供可扩展的接口带宽。
PCIe 1.0 规范于 2002 年发布，以每秒 2.5 千兆传输 (GT/s) 的速度运行，总 x16 接口带宽为 8GByte/s。随着第二代 PCIe 2.0 规范的到来，带宽随后在 2006 年翻了一番，并在 2010 年再次将带宽提高到 32GByte/s，以满足包括高端 PC、游戏、企业计算和网络。
PCI Express 已成为各种系统设计的参考高性能互连。
（来源：Diodes Inc.）
最近，基于云的服务（例如社交媒体和视频流）的快速普及对大型数据中心内的高速连接提出了新的和更苛刻的要求。
现在，随着物联网时代的到来，安装在智能城市和基础设施、智能工厂和其他工业资产、商业和住宅建筑以及用于健身和医疗跟踪的可穿戴设备的联网传感器将为超大规模数据中心生成大量数据，捕获、存储、处理和分析。这些力量正在推动对下一代 PCIe 的需求，以有效地将数据中心服务器连接到高速以太网、网络附加存储和 AI 加速器。
联网汽车将进一步增加数据负载，增加实时压力，以实现更高水平的自动驾驶并最终实现全自动驾驶汽车。在数据中心的背后，训练用于 AI 推理的神经网络是一项计算密集型任务，它极大地暴露了外围通信的瓶颈。
随着这些各种因素现在发挥作用，PCIe 再次向前发展的时机已经成熟。2017 年发布的 PCIe 4.0 紧随其后的是 2019 年发布的 PCIe 5.0。图 1 显示了每个 PCIe 版本提供的总速度。
图 1：PCIe 版本提供的总速度（来源：Diodes Inc.）
随着领先的数据中心从 100Gb 以太网过渡到最新的 400Gb 规范，PCIe 5.0 有望得到广泛应用。在实践中，PCIe 带宽的增加或多或少与以太网速度的进步保持同步，理想情况下保持两种标准之间的平衡有助于避免性能瓶颈。
“传统” PCI 标准保持最新
随着 PCIe 5.0 产品开始进入市场，并且随着 PCI 特别兴趣小组 (PCI-SIG) 最近宣布下一代 PCIe 6.0 将于 2021 年完成的工作已经开始，PCIe 是性能的首选协议- 在可预见的未来，饥饿的外围通信。
同时，向后兼容性是 PCIe 沿袭的一个关键优势。由于 PCIe 规范没有到期日期，因此几代产品可以在市场上共存，甚至在同一个应用程序中。这对系统设计人员来说是一个优势：虽然新一代 PCIe 不断涌现以解决日益增长的带宽需求，但早期的迭代继续在个人计算、游戏以及一些企业计算和网络应用等大量场景中提供价值。
解决实施挑战
各种 PCIe 代之间的向后兼容性使系统能够在新芯片可用时受益于更高的传输速度，而设计更改最少。另一方面，不断提高的信号速度会给信号裕量带来额外压力，并会增加设计复杂性。此外，显然需要能够桥接 PCIe 和从 PCIe 桥接的解决方案，不仅在传统接口之间，而且在 USB 或图形端口等其他接口之间。
为了应对这些挑战，设计人员需要使用支持各种 PCIe 代的设备，例如时钟发生器、时钟缓冲器、控制器、数据包交换机/桥、ReDriver™ 芯片和高速多路复用器，如图 2 所示。
图2:Diodes Inc.提供的PCIe解决方案示例（来源：Diodes Inc.）
ReDriver芯片可以为提高高速系统中的信号完整性提供一种经济高效且方便的解决方案。使用均衡和预加重等技术，通过引入最小延迟的输出驱动器，ReDriver补偿传输线损耗，以恢复信号裕度并最小化抖动，以确保接收器的低误码率。与集成了时钟和数据恢复等附加功能的重定时器相比，ReDriver引入了低延迟，相对经济且易于实现。图2显示了当信号需要在较长的PCB轨道上驱动时，如到外部图形卡或通过电缆到外部存储器时，如何使用PCIe ReDriver。这些ReDrivers完全向后兼容，支持所有以前的PCIe代。
网桥和交换机满足各种类型的主机和终端设备之间的接口要求。包桥通常在OSI参考模型的两层之间或两个协议之间提供接口。图2还显示了如何使用网桥连接PCIe和传统PCI标准（包括PCI-X），或USB端口或UART总线接口。分组交换机是多端口/多通道设备，通常用于将单个根复合体扩展到多个具有多通道的端口，以访问其他对等系统，如外围设备或线路卡。
除了具有各种端口配置和转换能力的单个分组网桥和交换机外，PCIe分组交换机和PCIe-to-USB2.0网桥的功能还结合在设备中，例如Diodes Incorporated的PI7C9X442SL PCI Express to USB 2.0“swidge”。该多功能设备可以从一个PCIe x1上游端口扇出到两个x1下游端口和四个USB 2.0端口，并允许系统主机处理器同时访问多个PCIe和USB设备。
Diodes股份有限公司等公司可以提供无源双向PCIe 1.0、PCIe 2.0或PCIe 3.0信号多路复用器/解复用器组合，以将单个PCIe通道连接到多个通道，以扩展用于图形或计算的带宽。这些设备还可用于启用单个多协议接口的连接。
时钟缓冲器通常可以将单个参考信号作为输入并产生多个输出，以便在 PCB 周围更广泛地分布。时钟缓冲器 IC 提供多种配置，Diodes 提供专有的 PLL 设计，确保抖动保持在 PCIe 要求范围内。时钟发生器可以生成具有极低输出抖动的特定频率的时钟信号，使其适用于 PCIe 以及其他系统时钟。设计人员可以找到各种合适的设备，例如 Diodes 的 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 时钟发生器和 2 通道、4 通道和 8 通道配置的缓冲器，它们与所有先前的 PCIe 代兼容。通过在片上集成终端，这些器件在每个输出端节省了四个外部电阻器，从材料清单中减少了多达 32 个组件。
结论
PCIe 是适用于从嵌入式和桌面计算到高带宽数据中心连接和神经网络训练的应用的首选高性能互连。设计人员可以利用早期 PCIe 标准的长使用寿命，以及旧版和下一代规范之间的向后兼容性，以经济高效的方式满足各种系统要求。通过访问包含桥接器、缓冲器、转接驱动器、开关和复用/解复用 IC 等功能的器件组合，设计人员可以为要求苛刻的应用提供高效的解决方案。
审核编辑 黄昊宇
-
PCI
+关注
关注
4文章
663浏览量
130250 -
PCIe
+关注
关注
15文章
1234浏览量
82575
发布评论请先 登录
相关推荐
PCIe延迟对系统性能的影响
IaaS+on+DPU(IoD)+下一代高性能算力底座技术白皮书
FPGA的PCIE接口应用需要注意哪些问题
高性能NVMe主机控制器，Xilinx FPGA PCIe 3
高性能NVMe主机控制器，Xilinx FPGA NVMe Host Accelerator IP
Hitek Systems开发基于PCIe的高性能加速器以满足行业需求
瑞芯微第二代8nm高性能AIOT平台 RK3576 详细介绍
Xilinx FPGA NVMe主机控制器IP，高性能版本介绍应用
Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP，高性能应用介绍
新一代高性能DC电源模块的发展趋势
Multi-Channel PCIe QDMA&RDMA IP应用介绍
Xilinx高性能PCIe DMA控制器IP，8个DMA通道
PCIe-AXI-Cont用户手册
PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller
PCIe Tx/Rx 物理层信号完整性测试方法详解
工商网监
评论