Integrity 3D-IC早期三维布图综合功能-德赢Vwin官网网

本文作者：杨翰琪

Cadence 公司 DSG Product Engineering Group

对于大规模的芯片设计，自上而下是三维集成电路的一种常见设计流程。在三维布局中，可以将原始二维布局中相距较远的模块放到上下两层芯片中，从而在垂直方向相连，减少模块之间的线网长度。

与二维集成电路相比，三维集成电路具有线网长度短、功耗低、性能高、封装尺寸小以及良率好的优势。

大规模的芯片设计的关注点:

如何实现自上而下的设计流程

如何把一个二维集成电路的网表进行切分得到三维集成电路的网表

如何控制不同层芯片之间互连信号的数目

如何规划每个模块在三维布局中的位置和形状

Integrity 3D-IC 早期三维布图综合功能，可以帮助用户实现三维集成电路自动的模块布局、模块形状优化和网表切分，对三维布局做快速的探索，将以往层次化设计中手动工作几周的时间缩短为几个小时。

今天我们主要介绍 Integrity 3D-IC 的特色功能之一：

早期三维布图综合以及层次化设计方法

01Integrity 3D-IC 早期三维布图综合

• 早期布图综合（Early Floorplan Synthesis，EFS）

•三维布图综合

•线网长度与芯片间互连信号数目的折中

•异构芯片的堆叠

早期布图综合

（Early Floorplan Synthesis，EFS）

对于大规模的芯片设计，各个模块的布局布线会在 RTL 开始了一段时间之后进行，而芯片顶层的设计规划需要在网表成熟之前就开始，这个阶段的顶层规划往往很难创建，尤其是这个时候各个模块还在不断地优化。所以我们提供了早期布图综合这样一个功能，去自动且快速地进行模块布局，帮助用户在有完整网表、部分网表、甚至还没有网表的时候，对布局进行一系列的探索。

使用 EFS，工具可以做时序驱动的模块布局，优化模块的形状，在满足模块的利用率的前提下，尽量压缩减小芯片面积。同时 EFS 也支持其他约束，包括模块的宽长比、利用率、是否允许直通（feedthrough），以及布线通道的宽度等。

三维布图综合

芯片层数的增加扩大了解空间，使得三维集成电路布图规划更加困难。

基于 EFS，Integrity 3D-IC 进一步增强并推出了三维布图综合功能，在三维空间内对模块进行自动布局，并且进行各模块的形状调整，从而优化芯片面积，线网长度和层间过孔数据。另外，Integrity 3D-IC 还支持用户预分配模块到某层芯片或者预摆放到某个位置。

线网长度与芯片间互连信号数目的折中

减小系统线网长度会不可避免地增加芯片间的互连信号数目。而由于 Bump / TSV 间距以及面积的限制，在做三维布图综合时需要控制芯片之间互连信号的数目。Integrity 3D-IC 可以很好地权衡二者，通过参数调整，帮助用户快速地预览结果并进行三维布局以及分割的探索。

异构芯片的堆叠

把不同制程的逻辑芯片堆叠在一起，既可以满足性能需求，也能有更好的良率及更低的制造成本。Integrity 3D-IC 同样支持异构三维集成电路的布图综合，给不同的模块分配合适的工艺制程。

02层次化设计方法

•层次化结构重建

•基于逻辑深度的时序预算

层次化结构重建

基于三维空间模块布局的结果，Integrity 3D-IC 会将原来二维的网表进行层次化结构的重建，在系统顶层产生 Top Die 和 Bottom Die 两个层次化结构，把各个模块分配给上层芯片和下层芯片，得到新的三维集成电路的网表。在此过程中，Integrity 3D-IC 可以自动创建上层芯片与封装 PKG 相连所需要的 Feed Through，并且更新系列相关的时序约束信息、翻转计数格式文件等。

基于逻辑深度的时序预算

在层次化设计流程中，系统的时序约束需要正确地映射到相对应的各层芯片中。在早期，可以通过基于时钟周期的方法做快速的时序预算，给上下层芯片按指定比例分配合适的时序约束文件。为了得到更加准确的时序预算，可以在 Integrity 3D-IC 使用基于逻辑深度的时序预算。基于逻辑深度的时序预算会根据最长的逻辑路径给芯片做好时序的裕量的分配，并且允许用户灵活地对逻辑路径上的组合逻辑单元、时序逻辑单元等设置权重，另外扇出也会被考虑在内。

从设计初始就充分考虑三维实现的自由度能提供最佳系统性能。Integrity 3D-IC 助力架构和布图规划设计师从全局考虑不同模块在三维空间多层级上的逻辑物理分布。通过 Cadence 强大的的层次化早期布图规划算法实现不同单元、模块、IP 在不同层次晶粒的最优分配，将 3D-IC 优势发挥到极致。

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

集成电路

集成电路

+关注

关注
5387

文章
11530

浏览量
361615
Cadence

Cadence

+关注

关注
65

文章
921

浏览量
142060
芯片设计

芯片设计

+关注

关注
15

文章
1015

浏览量
54874
Integrity

Integrity

+关注

关注
0

文章
5

浏览量
7710

原文标题：3D-IC 设计之早期三维布图综合以及层次化设计方法

文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。

如何建立正确的3D-IC设计实现流程和实现项目高效管理的挑战

Integrity 3D-IC 平台具有强大的数据管理功能，能够实现跨团队的一键数据同步与更新。同时，Integrity 3D-IC 支持灵

发表于 07-19 09:34 •1780次阅读

如何建立正确的<b class='flag-5'>3D-IC</b>设计实现流程和实现项目高效管理的挑战

3D-IC设计之系统级版图原理图一致性检查

随着芯片工艺尺寸的缩小趋于饱和或停滞，设计师们现在专注于通过 3D-IC 异构封装，在芯片所在平面之外的三维空间中构建系统。3D-IC 异构封装结构可能包括多个芯片，它们被放置在一个通用的中介层上，或者通过芯片内部的高级互连来集

发表于 12-09 11:02 •4353次阅读

Cadence 凭借突破性的 Integrity 3D-IC 平台加速系统创新

™ 3D-IC 平台，这是业界首个综合性、高容量的3D-IC 平台，将三维 3D 设计规划、实施和系统分析集成在一个统一的座舱中。

发表于 10-14 11:19

Cadence发布突破性新产品 Integrity 3D-IC平台，加速系统创新

业界首款应用于多个小芯片（multi-chiplet）设计和先进封装的完整 3D-IC平台。

发表于 10-08 10:29 •1159次阅读

Cadence Integrity 3D-IC平台Ô支持TSMC 3DFabric技术，推进多Chiplet设计

Cadence 3D-IC Integrity 平台在统一的环境中提供 3D 芯片和封装规划、实现和系统分析。

发表于 10-28 14:53 •2341次阅读

Cadence Integrity 3D-IC平台进行工艺认证

Integrity 3D-IC 是 Cadence 新一代多芯片设计解决方案，它将硅和封装的规划和实现，与系统分析和签核结合起来，以实现系统级驱动的 PPA 优化。原生 3D 分区流程可自动智能

发表于 11-19 11:02 •3615次阅读

Integrity™3D-IC平台助力设计者实现驱动PPA目标

Cadence Integrity 3D-IC 平台是业界首个全面的整体 3D-IC 设计规划、实现和分析平台，以全系统的视角，对芯片的性能、功耗和面积（PPA）进行系统驱动的优化，并对

发表于 05-23 16:52 •2034次阅读

Cadence Integrity 3D-IC自动布线解决方案

2.5D/3D-IC 目前常见的实现是基于中介层的 HBM-CPU/SOC 设计，Integrity 3D-IC 将以日和周为单位的手动绕线加速到秒级和分钟级，轻松满足性能、信号电源完

发表于 06-13 14:14 •2698次阅读

Integrity 3D-IC 的特色功能

提供了一系列三维堆叠设计流程，通过将二维芯片网表分解成双层的三维堆叠结构，用户可以探索三维堆叠裸片系统相对于传统二维设计的性能优势，改善内存

发表于 09-06 14:19 •1414次阅读

Cadence扩大与Samsung Foundry的合作,共同推进3D-IC设计

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）作为“三星先进代工厂生态系统（SAFE）”中的合作伙伴，于今日宣布扩大与 Samsung Foundry 的合作，以加速 3D-IC

发表于 10-25 11:05 •856次阅读

Cadence Integrity 3D-IC Platform荣膺“年度EDA/IP/软件产品”

此次获奖的 Integrity 3D-IC 平台是 Cadence 于 2021 年 10 月推出的突破性产品，它是业界首款完整的高容量 3D-IC 平台，可将设计规划、物理实现和系统分析统一集成于单个管理界面中。在面向日益复杂

发表于 11-11 10:19 •790次阅读

3D-IC未来已来

不知不觉间，行业文章和会议开始言必称chiplet —— 就像曾经的言必称AI一样。这种热度对于3D-IC的从业人员，无论是3D-IC制造、EDA、还是3D-IC设计，都是好事。但在我们相信3

发表于 12-16 10:31 •1149次阅读

Cadence 扩大了与 Samsung Foundry 的合作，依托 Integrity 3D-IC平台提供独具优势的参考流程

❖ 双方利用 Cadence 的 Integrity 3D-IC 平台，优化多晶粒规划和实现，该平台是业界唯一一个整合了系统规划、封装和系统级分析的平台。 ❖ Integrity 3D-I

发表于 07-06 10:05 •600次阅读

3D-IC 设计之早期三维布图综合以及层次化设计方法

3D-IC 设计之早期三维布图综合以及层次化设计方法

发表于 12-04 16:53 •548次阅读

3D-IC 以及传热模型的重要性

的单裸片平面集成电路(IC)设计无法满足电子市场对高功率密度、高带宽和低功耗产品的要求。三维(3D)集成电路技术将多个芯片垂直堆叠，实现电气互连，具有更出众的优势。

发表于 03-16 08:11 •849次阅读

搜索历史

Integrity 3D-IC早期三维布图综合功能

评论

如何建立正确的3D-IC设计实现流程和实现项目高效管理的挑战

3D-IC设计之系统级版图原理图一致性检查

Cadence 凭借突破性的 Integrity 3D-IC 平台加速系统创新

Cadence发布突破性新产品 Integrity 3D-IC平台，加速系统创新

Cadence Integrity 3D-IC平台Ô支持TSMC 3DFabric技术，推进多Chiplet设计

Cadence Integrity 3D-IC平台进行工艺认证

Integrity™3D-IC平台助力设计者实现驱动PPA目标

Cadence Integrity 3D-IC自动布线解决方案

Integrity 3D-IC 的特色功能

Cadence扩大与Samsung Foundry的合作,共同推进3D-IC设计

Cadence Integrity 3D-IC Platform荣膺“年度EDA/IP/软件产品”

3D-IC未来已来

Cadence 扩大了与 Samsung Foundry 的合作，依托 Integrity 3D-IC平台提供独具优势的参考流程

3D-IC 设计之早期三维布图综合以及层次化设计方法

3D-IC 以及传热模型的重要性