寻找电源轨噪声和抖动之间的关系
要找出位错误的根本原因，抖动分析是最好的起点，但在某些情况下，电源轨分析可以帮助找到真正的根本原因。为了深入了解位错误，我们在时域和频域中查看抖动和电源轨噪声。将 TIE 频谱中的 PJ（周期性抖动）频率与功率纹波频谱中的杂散频率进行比较，是识别 PDN（配电网络）引起的信号完整性问题的一种快速而准确的方法。
SI 和 PI 导致错误
数字错误是由抖动和噪声引起的。噪声是信号幅度变化的广义术语。抖动是位转换时序相对于数据速率时钟的变化，即所谓的时间间隔误差。抖动是由相位噪声和幅度噪声-抖动转换引起的。噪声抖动引入了串扰、EMI（电磁干扰）和随机噪声等问题。
信号完整性分析侧重于发送器、参考时钟、信道和接收器在 BER（误码率）方面的性能。电源完整性侧重于 PDN 提供恒定电压电源轨和低阻抗返回路径的能力。SI 和 PI 具有广泛的相互依赖性。PDN 会导致噪声和抖动。电路设计和组件——芯片封装、引脚、走线、过孔、连接器——会影响 PDN 的阻抗，从而影响供电的质量。
调试 SI 问题从眼图开始
硬件调试可以从眼图分析开始。眼图由相对于时钟的重叠波形组成，图 1。
图 1：带有模板测试的眼图（顶部）和对应的波形（底部）。
交叉点的水平宽度表示抖动，眼图顶部和底部的垂直宽度表示噪声。睁大眼图应对应于低 BER。如果 BER 太高，下一步是执行抖动分析。图 2 将抖动分解为各个分量和子分量，图 3 显示了抖动汇总测量，包括浴盆图、眼图、TIE 频谱和直方图、抖动测量结果和波形。
图 2：抖动分解为其组成部分。
图 3：抖动摘要屏幕截图，从左上角顺时针方向：浴缸图、眼图、TIE 频谱、抖动分析结果、波形、TIE 直方图。
抖动的分解始于将 TIE 分布分离为其随机和确定性分量、RJ（随机抖动）和 DJ（确定性抖动）。DJ 进一步分为与数据中的比特序列相关的抖动——DDJ（数据相关抖动）——和不相关的抖动，例如 PJ（周期性抖动）。
眼图上的广泛交叉可以指示 RJ。看起来由许多几乎不同的线组成的眼睛表示 DDJ，这可能是由于信号路径中的阻抗不匹配造成的。需要更详细的测量来识别可以指示硬件错误的抖动类型：TIE、RJ、DJ、DDJ、PJ、TJ（总抖动）、EH（眼高）、EW（眼宽）、眼高和眼低的。表 1 列出了不同类型的抖动和一些原因。电源轨纹波是 PJ 的常见原因，有时也是 RJ。
表 1：带有常见原因示例的抖动测量。
抖动和配电网络
PDN 的工作是维持恒定电压并为系统中的组件提供足够的电流。它会影响每个元素的性能，无论是主动还是被动。PDN 包括整个系统，不仅是 DC-DC 转换器和内部芯片电源分配，还包括每个互连、走线、过孔、连接器、电容器、封装、引脚和球栅。
纹波对随机和周期性抖动的影响
电源轨噪声，通常称为纹波，通常为几毫伏。在 GHz 频率下准确测量电源轨上的 mV 噪声需要具有高直流阻抗的高带宽探头，在高频下充当 50 Ω 传输线。电源轨探头专门为此目的而设计。
开关模式电源通过在低耗散开和关状态之间连续切换来调节电源轨和返回路径（也称为“接地”）之间的电压。不幸的是，驱动开关元件的脉冲会引起“开关噪声”并导致 PJ。
开关发生在固定频率，应记录在 DC-DC 转换器数据表中。如果纹波频谱（图 4 左上角）和 TIE 频谱（就在其下方）在开关频率或开关频率谐波处都有杂散，那么我们就知道来源并可以解决设计问题。请注意图 4 中红色标记处的大重合杂散。 TIE 频谱右侧的 TIE 直方图具有标志性的正弦抖动分布（马蹄形），PJ 在一个频率。
图 4：左上角频谱视图中的电源轨纹波，其下方的 TIE 频谱，以及信号和电源轨波形以及 TIE 直方图。
电源会引入有助于 RJ 的随机噪声。电源轨随机噪声显示为图 4 左上角频谱视图图的本底噪声。 RJ 是根据 TIE 频谱的本底噪声计算得出的。在本例中，电源纹波引起的随机噪声非常低，RJ 很小，约为 0.84 ps。
睡衣和地面弹跳
在逻辑转换期间，发送器和接收器从 PDN 提供或吸收电流。当多个信号同时在电平之间切换时，它们可以在电源轨和/或接地平面上沉积或移除大量电荷。电荷密度的短期引入改变了导体两端的公共接地电压。由此产生的电压变化称为接地反弹，或等效地称为同步开关噪声 (SSN)。
在继续之前，我们应该澄清一些事情。首先，“接地”指的是返回路径所需的公共参考电压，通常定义为 0 V。其次，“同时”意味着组件在其上升/下降时间重叠。
SSN 在时域中看起来是随机的，但在频域中却不是。数据信号由许多频率分量组成——基频或奈奎斯特频率，可能多达两个高次谐波，加上来自连续相同位的次谐波。可以在这些频率中的任何一个频率上同时进行切换。因此，SSN 是具有许多可导致 PJ 的低幅度杂散的周期性噪声。
要确认 PJ 是由 SSN 引起的，请将图 5 左上角的电源轨频谱与其正下方的 TIE 频谱进行比较。在两个频谱中出现在相同频率的高幅度杂散表明 SSN 有很大的 PJ 贡献。
图 5：(a) 电源轨纹波频谱和 (b) TIE/抖动频谱。
概括
信号完整性和电源完整性是一个反馈回路。网络的每个元素、每个走线、过孔、连接器、引脚、封装等都会影响 PDN 阻抗和每个通道的阻抗，每个有源组件都可以改变电源轨和接地层的电压。
眼图可以告诉我们很多关于信号完整性的信息，但它很少帮助我们识别特定问题。对 TIE 分布的分析将抖动分解为提供问题所在线索的组件。高 RJ 通常意味着嘈杂的时钟，但它也可以表示来自电源的随机噪声。
PJ 可以指示有故障的时钟、电源开关噪声或地弹/SSN。将电源轨纹波频谱与 TIE 频谱进行比较可以通过两个步骤来隔离问题。TIE 频谱中的杂散在电源轨频谱中没有任何相应的杂散指示时钟；两个频谱中相同频率的一个或两个杂散表示电源开关噪声；并且两个频谱共有的大量杂散表明 SSN。在这些情况中的每一种情况下，结合抖动和功率分析可以隔离其他困难的问题。
信号完整性和电源完整性通常被视为独立的学科，但我们已经看到，发现与高抖动相关的问题需要同时了解两者。
审核编辑：郭婷
-
电源
+关注
关注
184文章
17704浏览量
249949 -
接收器
+关注
关注
14文章
2468浏览量
71869 -
emi
+关注
关注
53文章
3587浏览量
127598
发布评论请先 登录
相关推荐
如何通过电源轨分析理解电源轨噪声与抖动
精确测量电源轨的四个技巧
时钟抖动(CLK)和相位噪声之间的转换
评估低抖动PLL时钟发生器的电源噪声抑制性能
振荡器相位噪声到时间抖动的转换
相位噪声是与哪种类型的抖动相对应，彼此之间又有着怎样的数学关系
相位噪声与时间抖动概述及其关系
评估低抖动PLL时钟发生器的电源噪声抑制
相噪是与哪种类型的抖动相对应？如何理解相位噪声与时间抖动的关系？
如何理解相位噪声与时间抖动的关系？
工商网监
评论