为什么完全集成的转换环路器件可实现最佳的相位噪声性能
我们正在经历对带宽需求的爆炸性增长，这推动了 载波频率为几十兆赫兹。在这些极端 高频，消费者可以享受更宽的带宽而不必担心 过度拥挤的频谱。但是，随着频率的增加， 针对这些设备和频率的仪器仪表解决方案可以成为 极其复杂。这源于对一个数量级更好的需求 仪器解决方案的性能，以防止在以下情况下损坏设备 测试。在本文中，我们将回顾几种低相位噪声信号的方法 代。我们将展示这些的优点和缺点 方法并引入转换循环设备，它充分利用了 所有频率生成方法，无需复杂，可实现超低频 相位噪声信号生成。
锁相环电路剖析
锁相环（PLL）电路常见于许多频率发生设备中。这些设备确保在 器件相位对齐或锁定至参考信号。图 1 显示了一个 PLL的简化框图。压控振荡器的输出 （VCO） 使用 N 计数器进行分频，并与参考信号进行比较，使用 相位/频率检测器 （PFD） 电路。这个简单的电路一直是 大量教科书并广泛研究。我们将使用一些众所周知的 确定如何大幅降低输出端相位噪声所需的基础知识。
图1.锁相环电路。
每个构建块的缺陷或相位噪声会影响整体 PLL电路的相位噪声。与每个模块相关的相位噪声可以是 建模，并且可以精确预测PLL的整体相位噪声 通过vwin 和分析计算。让我们回顾一下这些块中的每一个 并讨论它们如何影响输出相位噪声。
PFD模块将参考信号与分频输出频率进行比较。 该模块产生一个误差信号，该信号被馈送到电荷泵电路 产生控制电压，控制VCO直到器件的输出相位 匹配参考相位。大多数现代频率发生设备 集成PFD电路在其数据手册中提供了品质因数（FOM）。用 FOM，带内相位噪声可以计算如下：
哪里f聚苯乙烯是PFD频率，N是输出频率的值 分。请注意，输出频率是f聚苯乙烯和 N 分频器值。对于给定的输出频率，如f聚苯乙烯增加一个因素， N 值按相同的因子减小。这将导致整体较低 输出相位噪声，因为N值的任何减小都会降低相位 噪声增加速度的两倍，由于f聚苯乙烯术语。我们可以得出结论 PFD频率越高，近载波相位噪声越低 是。我们将在本文的以下部分中利用这一发现。
环路滤波器跟随PFD，并平滑来自 控制VCO的PFD设备。它是通过使用 系统，例如电荷泵电流、VCO 灵敏度和 PFD 频率。 环路滤波器的一个不太强调的功能是它确定 负反馈控制环路的带宽。参考信号将具有 控制带宽内输出信号相位噪声的影响 环路筛选器。超过此截止频率，整体相位噪声性能 将由VCO特性定义。我们将在下面利用这一事实 部分来优化系统的整体相位噪声。
VCO 根据施加的控制电压创建输出频率 在其输入。VCO输出频率由控制环路更新，直到 锁相到参考信号的相位。VCO直接影响 系统的整体相位噪声。一般来说，作为质量因素 VCO增加，其相位噪声变低。但是，更高的质量因素 通常需要通常限制整体可调谐范围的组件。视频办公室 针对窄频率操作进行调谐的通常具有最佳相位 噪声性能。
频率生成选项
有许多方法可以使用各种振荡器拓扑生成信号 不同的质量水平。仪器仪表应用通常力求做到最好 在低相位噪声和杂散电平方面的性能。让我们回顾一下 一些频率发生选项可以实现非常低的相位噪声。
使用固定频率振荡器生成频率
一类具有出色相位噪声的信号发生器件 性能是固定频率振荡器。这些设备通常具有非常 高品质因数，可实现卓越的近载波相位噪声性能。这些 振荡器以预定频率工作，主要由几何形状定义 以及具有一定可调性的器件结构，以实现相位锁定 到参考源。恒温箱控制晶体振荡器 （OCXO），温度 补偿晶体振荡器 （TCXO） 和压控 SAW 振荡器 （VCSO） 是这些类型设备的一些示例。一个主要缺点 固定频率振荡器是这些器件的有限频率覆盖范围。 虽然它们可能适用于以一组固定频率或 它们的倍数，大多数仪表设备都需要变频覆盖。
图2.使用固定源进行变频生成。
这个问题的一个解决方案是使用直接数字合成（DDS）或 数模转换器 （DAC） 器件。可以使用固定频率信号 以驱动DDS器件的采样时钟，如图2所示。振荡器的 频率可以根据需要通过倍频器或步进相乘 恢复二极管（SRD）并在应用于DDS之前进行滤波。DDS可以 创建任意频率，最多为第一个采样频率的一半 奈奎斯特行动区。一些现代DAC器件甚至可以在第二奈奎斯特区舒适地工作。图3显示了一个示例输出频谱和 AD9164的相位噪声图，由低相位噪声介电谐振驱动 6 GHz 的振荡器 （DRO）。相位噪声图显示输出极低 相位噪声，输出频谱的杂散电平小于–70 dBc。
倍增采样时钟的频谱纯度对输出有直接影响 的设备。一旦信号乘以，许多谐波将出现在 输出。需要对所需信号进行滤波，以实现极低的杂散 DDS 输出端的水平。通常，采样时存在的杂散 时钟将以类似的级别出现在输出中。对于较大的乘法因子， 过滤器可能需要非常锋利，这可能需要很大的区域。
此外，乘法信号的相位噪声随着乘法的增加而增加 因子增加。例如，每当信号频率加倍时， 相位噪声增加6 dB。根据起始相位噪声曲线和乘法因子，本底噪声（远端相位噪声）可能会显著增加， 使整体解决方案不那么吸引人。这是一个众所周知的困境，其中 利用单频、高质量因数器件的近载波相位噪声 带有远端相位本底噪声损失。例如，表面声学 波 （SAW） 器件具有出色的载波近载波相位噪声性能 频率约为 1 GHz。工作在 40 GHz 以上的毫米波设备将 要求乘法因子高达 40。这可能会导致 32 dB 或更高 相位本底噪声增加，这可能会降低解决方案的吸引力。
图3.AD9164在800 MHz时的输出频谱和相位噪声，使用固定频率振荡器作为采样时钟。
使用宽带PLL器件生成频率
宽带频率合成器解决了与单个频率合成器相关的许多挑战 频率设备。这些器件，如ADF4372微波频率合成器， 使用多个VCO内核，这些内核进一步划分为多个重叠频带。 这种架构使每个内核和频段都能实现高质量。这 与 利用单核的架构。
与基于晶体或SAW的振荡器相比，这些器件的一个关键优势是具有更高的基本工作频率。许多现代VCO可以拥有 基频范围为 4 GHz 至 20 GHz 及更高。这使得 它们在毫米波应用中的远端相位噪声更具吸引力。 例如，在 10 GHz 基频下工作的器件需要 系数为 4，将频率扩展到 40 GHz。这转化为相位噪声 底板增加 12 dB，而晶体振荡器增加 32 dB。
与这些多核和多频段设备相关的一个挑战是发现 合成目标频率的最佳频段。这可能涉及创建 查找表以识别正确的波段。配备自动校准的设备 ADF4372和ADF5610等特性使此过程更加容易， 对温度和工艺变化具有鲁棒性。这大大简化了整体 可对频率变化进行简单编程的设备操作 进入设备的寄存器，最佳工作频段是 自动确定。
此选项的另一个挑战是与近端相位噪声相关的 与单频相比，这些器件通常要高得多 设备。即使整体相位本底噪声较低，近距离相位也较高 噪声可以转化为更高的整体集成噪声。这可能会限制使用 这些器件适用于需要较低集成相位噪声的应用。
翻译循环
转换循环方法充分利用所有频率生成 前面回顾的方法没有采取其缺点。让我们总结一下什么 到目前为止，在讨论翻译循环的细节之前，我们已经发现了。
单频器件，如OCXO、SAW和高质量的晶体 因子具有最佳的近载波相位噪声。这些单频器件 通常基频较低，使其相位噪声远 当它们乘以毫米波频率时，吸引力较小。一个理想 解决方案可以采取这些设备的近距离性能，而不会太远 相位噪声损失。
DDS 或 DAC 器件可用于使用固定频率产生可变频率 频率设备。这些设备还受到较大的乘法因子的影响 毫米波频率需要，滤波需要抑制次谐波和其他不需要的杂散。容忍这些缺点可以使 理想的解决方案。
宽带合成器可以具有非常高的基频，具有出色的 远端相位噪声性能。但是，这些设备实际上并没有很高 品质因素，使得它们的近载波相位噪声比较差 到单频设备。利用其远端相位噪声，无需 降低近载波相位噪声是必要的。
这就引出了转换循环设备，如图 4 所示。而不是 将输出频率除以大分频器值，混频器 用于将输出信号转换为匹配的中频 （IF） 参考信号的频率。这有效地将分频器值降低到 1， 消除通常较大的分压器值产生的噪声贡献 用于传统PLL设备。这也影响了LO的相位噪声曲线 在控制回路上。我们可以使用具有出色近距离的单频设备 性能和DDS以创建此LO信号。
图4.转换循环体系结构。
环路滤波器带宽是转换环路的关键设计参数 装置。如前所述，环路滤波器决定了总带宽 的控制回路。换句话说，它定义了参考和LO信号的距离 对输出相位噪声有影响。我们可以选择一个大循环 转换环路情况下的滤波器带宽，因为近载波相位噪声 极低。图5显示了转换环路的相位噪声曲线 器件及其LO输入。请注意，虽然LO的特写镜头极低 相位噪声，远端本底噪声高。RF输出跟踪LO相位 噪声高达环路滤波器带宽。在此频率偏移后，远 相位噪声由VCO定义，VCO极低。
转换环路器件基本上利用了使用DDS器件作为LO的单频器件所需的近距离性能，并利用 通过选择大环路带宽来获得宽带VCO的远端相位噪声。 这不仅打破了众所周知的相位噪声区域应为哪个的困境。 优化，但也会产生极低的输出相位噪声。
图5.转换环路设备的相位噪声曲线。
转换环路的出色相位噪声性能使其非常有用 在许多毫米波仪器仪表应用中。除了阶段 噪声性能，仪器仪表解决方案有望抑制杂散 信号到极低的水平。这对于转换环路设备来说可能极具挑战性，因为存在几个具有不同 频率。在许多情况下，防止LO的馈通是非常具有挑战性的 和 IF 信号到输出。此外，IF、LO、 并且可以在输出端创建射频信号。这些杂散信号可能导致 整体仪器仪表解决方案具有较差的杂散性能。
ADI公司提供完全集成的转换环路器件ADF4401A、 它解决了其中的许多挑战。它消除了所有馈通路径 这可能存在于离散实现中。这是通过内置的 屏蔽和整体设计实践，最大限度地减少馈通机制。 此外，它还具有–90 dBc或无与伦比的杂散抑制性能 更低，可与钇铁石榴石 （YIG） 球形振荡器解决方案相媲美。这 即使系统的输入 不太理想。图6a显示了带LO 的ADF4401A的输出频谱 输入包含许多杂散，杂散电平约为–40 dBc，如图6b所示。 通常，这种类型的LO信号不能在仪器仪表解决方案中使用，因为 到所需的大量过滤。但是，ADF4401A可以接受 此LO输入无需任何额外滤波即可产生输出 频谱如图6a所示。
图6.（a） 6.5 GHz 的转换环路输出频谱和 （b） 3 GHz 的 LO 输入频谱。 使用ADF4401A的内部LO倍频器，有效LO频率变为6 GHz。在本例中，IF频率为500 MHz。
该设备配备了自动校准引擎，可以识别 给定目标频率的最佳VCO频段。在校准模式下， 设备可以在实际温度下搜索正确的频段，并且 工艺条件，使调频过程无缝衔接。
总结
仪器仪表解决方案需要非常低的相位噪声载波信号 极低的杂散信号电平，满足毫米波需求 设备。虽然有多种方法可以合成这些信号，但所有这些 具有重大权衡，使整体解决方案变得越来越复杂。这 ADI转换环路器件ADF4401A具有多种不同的优势。 频率生成选项没有缺点。它可以实现 超低相位噪声，具有无与伦比的杂散性能，无需 复杂的过滤。
审核编辑：郭婷
-
振荡器
+关注
关注
28文章
3832浏览量
139032 -
pll
+关注
关注
6文章
776浏览量
135130 -
倍频器
+关注
关注
8文章
76浏览量
35520
发布评论请先 登录
相关推荐
如何选择环路带宽平衡抖动、相位噪声、锁定时间或杂散
全集成频率综合器——外国PLL博士论文
选择环路带宽涉及抖动、相位噪声、锁定时间或杂散问题
具有输入过压保护的完全集成降压转换器参考设计
Maxim推出完全集成的PMIC
Maxim推出完全集成的高压扫描驱动器
高度集成的射频集成电路(RFIC)的相位噪声性能
完全集成的即插即用转换环
CN0147 利用低噪声LDO调节器ADP150为ADF4350 PLL和VCO供电，以降低相位噪声
工商网监
评论