成功应用板的多轨电源设计策略和拓扑-德赢Vwin官网网

有时，电源设计是PCB应用的事后才想到的，压缩的时间安排迫使工程师忽略标准V以外的关键细节。在， V外和负载要求。不幸的是，遗漏的细节在PCB生产中可能作为难以诊断的问题出现.例如，经过漫长的调试过程后，设计人员发现电路随机行为不端，例如，由于开关噪声。随机误差的来源可能很难确定。

本文是两部分系列文章的第一部分，该系列文章解决了设计多轨电源时有时会被忽视的一些问题。第 1 部分重点介绍策略和拓扑，第 2 部分重点介绍功耗预算和电路板布局的细节，以及一些提示和技巧。由于许多应用板使用电源来偏置多个逻辑电平，因此本系列文章将探讨多电源板解决方案。目标是实现正确的首次设计拓扑或策略。

如此多的选择

对于任何特定的电源设计，都有许多可能的解决方案。在下面的示例中，描述了几个选项，例如单芯片电源与多电压轨集成电路（IC）。评估成本和性能权衡。本文介绍了低压差（LDO）稳压器与开关稳压器（通常称为降压或升压稳压器）的权衡。还包括混合方法（即LDO稳压器和降压稳压器的混合搭配），包括电压输入至输出控制（VIOC）稳压器解决方案。

在本文中，我们将探讨开关噪声，以及如果开关电源设计未被充分滤除，PCB电路会受到怎样的影响。从顶层设计的角度来看，其他设计注意事项包括成本、性能、实现和效率。

例如，如何才能根据一个或多个给定的电源对多电源拓扑进行最佳设计？在此基础上，我们将深入探讨设计、IC接口技术、电压阈值水平以及影响电路的稳压器噪声类型。我们将介绍一些基本逻辑电平，例如 5 V、3.3 V、2.5 V 和 1.8 V 晶体管间逻辑（TTL）、互补金属氧化物半导体（CMOS）及其各自的阈值要求。

提到了高级逻辑，例如正发射极耦合逻辑（PECL）、低压PECL（LVPECL）和电流模式逻辑（CML），但没有详细介绍。这些示例是非常高速的接口，低噪声水平对于这些接口很重要。设计人员需要了解如何避免由于信号摆动而导致的这些问题。

在电源设计中，成本和性能往往齐头并进，因此设计人员必须仔细考虑逻辑电平和清洁电源的要求。通过设计坚固性以及在公差和噪声方面的可用裕量，还可以避免生产问题。

设计人员需要了解电源设计方面的权衡取舍：什么是可实现的，什么是可接受的。如果设计没有达到所需的性能，那么设计人员必须检查选项和成本，使其符合规格。例如，ADP5054等多轨器件可以满足所需的性能优势，同时保持成本效益。

典型设计示例

让我们从一个设计示例开始。图1显示了采用输入12 V和3.3 V作为主电源的电路板框图。主电源必须降压，以产生5 V、2.5 V、1.8 V，可能还有3.3 V，适用于PCB上的应用。如果外部3.3 V可以提供足够的功率和足够低的噪声，则可以使用3.3 V输入轨，而无需进一步调节，以避免额外费用。否则，可以使用12 V输入轨来提供足够的功率，方法是将其降压至PCB应用所需的3.3 V。

pYYBAGOgBV-ANG3AAAA_wP68__Y195.png?h=270&hash=79066466B91A1C29E6F740C714BF7C75&imgver=1

图1.需要多轨电源解决方案的应用板概述。

逻辑接口概述

PCB通常有多个电源。IC可以单独使用5 V工作;或者可能需要多个电源，输入/输出接口使用5 V和3.3 V，内部逻辑使用2.5 V，低功耗睡眠模式使用1.8 V。低功耗模式可能始终开启，用于定时器功能、内务管理逻辑等逻辑，或中断时的唤醒模式或IRQ引脚使能和供电IC，即5 V、3.3 V和2.5 V电源。这些逻辑接口中的部分或全部通常在IC内部使用。

图2中的标准逻辑接口电平显示了各种TTL和CMOS阈值逻辑电平及其可接受的输入和输出电压逻辑定义。在本文中，我们感兴趣的是输入逻辑何时被驱动为低电平，如电压输入低电平（V伊利诺伊州），以及当驱动为高电平时，由输入逻辑电平高电平表示（VIH).特别是，我们专注于VIH，图2中标记为“避免”的阈值不确定性区域。

在所有情况下，都必须考虑±10%的电源容差。同样，图3显示了高速差分信号。出于本文的目的，我们将重点介绍图2所示的标准逻辑电平。

poYBAGOgBWCAU-hVAACHEWwGFn8917.png?h=270&hash=4D347BC08867E1936A2F4D43F4ABC5FF&imgver=1

图2.标准逻辑接口级别。

开关噪声

如果滤波不当，开关稳压器降压或升压电源设计会产生数十毫伏至数百毫伏的开关噪声，可能产生400 mV至600 mV的尖峰。重要的是要知道开关噪声是否是工作逻辑电平和接口的问题。

安全裕度

为了确保稳健的 PSU 具有适当的安全裕度，设计经验法则是使用 –10% 容差的最坏情况。例如，5 V TTL V伊利诺伊州0.8 V 变为 0.72 V 和 1.8 V CMOS V伊利诺伊州0.63 V变为0.57 V，阈值电压（V千）相应降低（5 V TTL V千= 1.35 V 和 1.8 V CMOS V千= 0.81 V）。开关噪声（VNS）可以是几十 mV 到几百 mV。此外，逻辑电路本身具有信号噪声（VN） - 即干扰噪声。总贡献噪声电压，V田纳西= VN+ VNS，可在 100 mV 至 800 mV 范围内。当 V 田纳西与标称信号相加以产生总信号电压（VTSIG）：实际总信号，V TSIG= V特别兴趣小组 + V田纳西，影响阈值电压（V千），进一步扩大了回避区域。信号电平在 V 以内工作千区域是不确定的，其中逻辑电路可以随机翻转;例如，最坏的情况会导致错误触发逻辑 1 而不是逻辑 0。

pYYBAGOgBWGAbB4xAABAhcrBv0k438.png?h=270&hash=D97EA01CE96296D0D211DA66B3E2E0A6&imgver=2

图3.高速差分逻辑接口电平。

多轨 PSU 注意事项和提示

通过了解接口输入和IC内部逻辑的阈值电平，我们现在知道什么电平可以触发真逻辑电平或（无意中）错误逻辑电平。问题是：供应必须有多安静才能达到这些阈值？低压差线性稳压器非常安静，但在高降压比下不一定有效。开关稳压器可以有效地降低电压，但会产生一些噪声。一个高效而安静的电源系统可能应该包含这两种类型的电源的某种组合。本文重点介绍各种组合，包括混合方法，其中LDO稳压器在开关稳压器之后使用。

一种最大化效率和最小化噪音的方法（如果需要）1, 2

根据图1的设计示例，为了最大限度地提高5 V稳压的效率并降低开关噪声，请断开12 V线路并使用降压稳压器，例如ADP2386。从标准逻辑接口电平 — 5 V TTL V伊利诺伊州和 5 V CMOS V伊利诺伊州分别为0.8 V和1.5 V——我们仅使用开关稳压器即可实现允许裕量。对于这些供电轨，使用降压拓扑可实现效率最大化，而开关噪声仍低于 V伊利诺伊州采用 5 V（TTL 和 CMOS）技术。使用降压稳压器，例如图4a所示的ADP2386配置，效率可高达95%，如ADP2386的典型电路和效率曲线所示（见图4b）。如果本设计使用相对安静的LDO稳压器，则从V压降7 V。在到 V外会导致热量和效率损失形式的显着内部功率耗散。对于具有少量额外成本的稳健设计，在降压稳压器之后使用LDO稳压器产生5 V电压是一个额外的好处。

pYYBAGOgBWOAal0rAADCo0dbN5g105.png?h=270&hash=0ED6497F2C0A01A27145CE79C2D2334E&imgver=1

图4.ADP2386的（a）典型电路和（b）效率曲线。

poYBAGOgBWSAXHCoAAAp3NESWcE497.png?h=270&hash=4028D8A2A7736C15DC8D1913EB146DD2&imgver=1

图5.典型的ADP125应用。

五世伊利诺伊州对于2.5 V和1.8 V CMOS，分别为0.7 V和0.63 V。遗憾的是，该逻辑电平的安全裕度不足以避免开关噪声。要解决此问题，有两个选项可用。第一种选择是，如果图1所示的输入外部3.3 V电源具有足够的功率且噪声非常低，则分接该外部3.3 V，并使用线性稳压器（LDO稳压器），例如ADP125（图5）或ADP1740作为2.5 V和1.8 V电源。请注意，从3.3 V到1.8 V有1.5 V压降。如果这种下降是一个问题，则可以使用混合方法。第二种选择是，如果外部3.3 V噪声不低或功率不足，则通过降压后接LDO稳压器分接12 V电源，以产生3.3 V、2.5 V和1.8 V电源;混合方法如图6所示。

插入LDO稳压器会略微增加成本和电路板面积，并增加一点散热，但为了实现安全裕度，这些权衡是必要的。使用LDO稳压器会略微降低效率，但可以通过保持V的小压降来最小化在到 V外：3.3 V 至 2.5 V 为 0.8 V，3.3 V 至 1.8 V 为 1.5 V。使用具有VIOC的稳压器可以最大限度地提高效率和瞬态性能，VIOC调节上游开关稳压器的输出，以保持LDO稳压器两端的最佳压降。具有 VIOC 特性的示例包括 LT3045、LT3042 和 LT3070-1。

LT3070-1是一款5 A、低噪声、可编程输出、85 mV低压差线性稳压器。如果必须使用LDO稳压器，则散热是一个问题，其中功耗= V落×一.例如，LT3070-1支持3 A，稳压器两端的压降（或功耗）的典型值为3 A×85 mV = 255 mW。与一些压差为400 mV的典型LDO稳压器相比，在3 A的相同输出电流下，功耗为1.2 W，几乎是LT3070-1的五倍。

或者，通过使用混合方法，我们可以以成本换取效率。图6优化了效率和性能，我们首先使用降压稳压器（ADP2386）来尽可能提高效率，方法是将其调节到最低允许电压，然后使用LDO稳压器（ADP1740）。

pYYBAGOgBWWATefIAADeNTj6tiM494.png?h=270&hash=B4FBEF73AA83DAEB3275F38BC67E0250&imgver=2

图6.采用ADP2386和ADP1740组合的混合拓扑。

1本练习提供了一个一般设计示例，以展示一些拓扑和技术。但是，不能忘记考虑其他因素，例如.MAX、成本、封装、电压降等

2还提供低噪声降压和升压稳压器选项，例如静音开关稳压器®，具有非常低的噪声和低 EMI。例如，LT8650S 和 LTC3310S 在性能、封装、占位面积和布局面积方面具有成本效益。

封装、功耗、成本、效率和性能权衡

生产 PCB 设计通常需要紧凑的多轨电源，以实现高功率、高效率、顶级性能和低噪声。例如，ADP5054四通道降压稳压器为FPGA等应用提供高功率（17 A）、单芯片、多轨电源轨电源解决方案，如图7所示。完整电源解决方案所需的空间约为 41 mm × 20 mm。ADP5054本身的占位面积仅为7 mm×7 mm，可提供17 A的总电流。如需在狭小空间内获得非常高的功率，请考虑 ADI 的μ模块稳压器®，例如 LTM4700，它可以从 15 mm × 22 mm 的封装尺寸提供高达 100 A 的电流。

poYBAGOgBWiAO35CAAOxSvB3-w8613.png?h=270&hash=9CB701195941871E757EEA150DAE3FB4&imgver=2