交错式ADC的基础知识
在当今市场的许多细分市场中，交错模数转换器（ADC）在许多应用中具有多种优势。在通信基础设施中，除了对数字预失真（DPD）等线性化技术有更宽的带宽要求外，人们还在不断推动更高的采样速率ADC，以允许多频段、多载波无线电。在军事和航空航天领域，更高的采样速率ADC允许多用途系统可用于通信、电子监控和雷达等。在工业仪器仪表中，对更高采样速率ADC的需求总是在增加，以便能够充分、准确地测量更高速的信号。
首先，要准确了解交错式ADC的含义。要理解交错，最好看看实际发生了什么以及它是如何实现的。有了基本的了解，就可以讨论交错的好处。当然，正如许多人所知，没有免费的午餐，因此需要评估和评估交错的挑战。
关于交错
当ADC交错时，使用两个或多个具有定义时钟关系的ADC同时对输入信号进行采样，并产生组合输出信号，从而在单个ADC的某个倍数处产生采样带宽。利用m个ADC可将有效采样速率提高m倍。为了简单易懂，我们将重点介绍两个ADC的情况。在这种情况下，如果两个ADC，每个ADC的采样速率为fS，交错，合成采样率仅为 2× FS.这两个ADC必须具有时钟相位关系，交错才能正常工作。时钟相位关系由公式1决定，其中n是特定的ADC，m是ADC的总数。
例如，两个采样速率为100 MSPS的ADC交错在一起，以实现200 MSPS的采样速率。在这种情况下，公式1可用于推导两个ADC的时钟相位关系，由公式2和公式3给出。
现在时钟相位关系已知，可以检查样本的结构。图1直观地显示了两个100 MSPS交错ADC的时钟相位关系和样本结构。请注意 180° 时钟相位关系以及样本的交错方式。输入波形由两个ADC交替采样。在这种情况下，交错通过使用200 MHz时钟输入来实现，该输入除以2倍和每个ADC所需的时钟相位。
图1.两个交错式100 MSPS ADC — 基本原理图。
图 2 显示了此概念的另一个表示形式。通过交错这两个100 MSPS ADC，采样速率增加到200 MSPS。这将每个奈奎斯特区从50 MHz扩展到100 MHz，使可用带宽翻倍。增加的操作带宽为许多细分市场中的应用带来了许多优势。无线电系统可以增加支持的频段数量，雷达系统可以提高空间分辨率，测量设备可以实现更大的vwin 输入带宽。
图2.两个交错式100 MSPS ADC——时钟和采样。
交错的好处
交错的好处跨越市场的多个部分。交错最理想的好处是交错ADC的更宽奈奎斯特区可以增加带宽。同样，以两个100 MSPS ADC交错产生200 MSPS的采样速率为例，图3显示了两个ADC交错允许的更宽带宽。这为许多不同的应用创造了优势。随着蜂窝标准增加信道带宽和工作频段数量，对ADC可用带宽的要求也越来越高。此外，在军事应用中，对更好的空间识别以及后端通信中增加信道带宽的要求要求ADC具有更高的带宽。由于这些领域对带宽的需求增加，因此需要精确测量这些信号。因此，测量设备增加了对更高带宽的需求，以便正确采集和测量这些具有更高带宽的信号。许多设计中的系统要求本质上都领先于商用ADC技术。交错允许缩小其中一些间隙。
图3.两个交错式ADC——奈奎斯特区。
更高的采样速率为这些应用提供了更多的带宽，但也允许更容易的频率规划，并降低通常用于ADC输入端的抗混叠滤波器的复杂性和成本。有了所有这些好处，人们不得不想知道要付出的代价是什么。与大多数事情一样，没有免费的午餐。交错式ADC提供了更高的带宽和其他不错的优势，但在处理交错式ADC时会出现一些挑战。
交错的挑战
交错ADC时，有一些挑战和需要注意的事项。输出频谱中会出现杂散，这是由交错ADC相关的缺陷引起的。这些缺陷基本上是交错的两个ADC之间的不匹配。有四种基本的失配会导致输出频谱中的杂散。这些是失调失配、增益失配、时序失配和带宽失配。
其中最容易理解的可能是两个ADC之间的失调失配。每个ADC都有一个关联的直流失调值。当两个ADC交错采集，并在两个ADC之间交替来回采集样本时，每个连续采样的直流失调都会发生变化。图4举例说明了每个ADC如何拥有自己的直流失调，以及交错输出如何在这两个直流失调值之间有效地来回切换。输出以f的速率在这些偏移值之间切换S/2，这将导致位于 f 处的输出频谱出现杂散S/2.由于失配本身没有频率分量，并且仅在直流时，因此输出频谱中出现的杂散频率仅取决于采样频率，并且始终以f fS/2.杂散的大小取决于ADC之间的失调失配幅度。不匹配越大，杂散就越大。为了最小化失调失配引起的杂散，无需将每个ADC中的直流失调完全归零。这样做会滤除信号中的任何直流成分，不适用于使用零中频（ZIF）架构的系统，其中信号内容真实而复杂，包括直流数据。相反，更合适的技术是将其中一个ADC的失调与另一个ADC相匹配。选择一个ADC的失调作为基准电压源，另一个ADC的失调设置为尽可能接近该值。偏移值匹配得越好，产生的杂散在 f 处越低S/2.
图4.偏移不匹配。
交错时要注意的第二个失配是ADC之间的增益失配。图5给出了两个交错转换器之间的增益失配表示。在这种情况下，不匹配存在频率分量。为了观察这种失配，必须向ADC施加一个信号。在失调失配的情况下，无需信号即可查看两个ADC的固有直流失调。在增益失配的情况下，除非存在信号并且可以测量增益失配，否则无法看到增益失配。增益失配将导致输出频谱中出现与输入频率和采样速率相关的杂散，并将出现在fS/2 ± f在.为了最小化增益失配引起的杂散，采用了与失调失配类似的策略。其中一个ADC的增益被选为基准电压源，另一个ADC的增益设置为尽可能接近该增益值。每个ADC的增益值相互匹配得越好，产生的杂散在输出频谱中就越少。
图5.增益不匹配。
接下来，我们必须检查两个ADC之间的时序不匹配。时序失配有两个分量：ADC模拟部分的群延迟和时钟偏斜。ADC内的模拟电路具有相关的群延迟，两个ADC之间的值可能不同。此外，时钟偏斜在每个ADC中都有一个孔径不确定性分量，并且有一个与输入到每个转换器的时钟相位精度相关的分量。图6直观地显示了ADC中时序失配的机制和影响。与增益失配杂散类似，时序失配杂散也是输入频率和采样速率的函数，出现在fS/2 ± f在.
图6.时序不匹配。
为了最小化产生的杂散，需要通过每个转换器模拟部分的群延迟与良好的电路设计技术进行适当匹配。此外，时钟路径设计需要紧密匹配，以尽量减少孔径不确定性差异。最后，需要精确控制时钟相位关系，使两个输入时钟尽可能接近180°。与其他不匹配一样，目标是尝试最小化导致时序不匹配的机制。
最后一个不匹配可能是最难理解和处理的：它是带宽不匹配。如图7所示，带宽失配具有增益和相位/频率分量。这使得带宽不匹配更加困难，因为它包含来自其他两个不匹配参数的组件。然而，在带宽不匹配的情况下，我们在不同的频率下看到不同的增益值。此外，带宽具有定时分量，导致不同频率的信号通过每个转换器具有不同的延迟。最小化带宽失配的最佳方法是采用非常好的电路设计和布局实践，以最大程度地减少ADC之间的带宽不匹配。每个ADC匹配得越好，产生的杂散就越小。正如增益和时序失配导致输出频谱在f处产生杂散一样S/2 ± f在，带宽失配也会导致相同频率下的杂散。
图7.带宽不匹配。
既然我们已经讨论了四种不同的失配，它们在交错ADC时会导致问题，很明显已经出现了一个共性。四个失配中的三个在f处的输出频谱中产生杂散S/2 ± f在.失调失配杂散很容易识别，因为它单独位于fS/2，可以相当容易地得到补偿。增益、时序和带宽失配都会在f处产生杂散。S/2 ± f在在输出频谱中，所以问题是如何识别每个频谱的贡献。图8提供了从交错ADC的不同失配中识别杂散源的过程的快速可视化指南。
图8.交错不匹配的相互关联性质。
如果仅从增益失配来看，则属于低频或直流失配类型。通过在接近直流的低频下进行增益测量，然后在较高频率下执行增益测量，可以将带宽失配的增益分量与增益失配分开。增益失配不像带宽失配的增益分量那样是频率的函数。时序不匹配也采用类似的方法。在接近直流的低频下进行测量，然后在较高频率下进行后续测量，以将带宽失配的时序分量与时序失配分开。
结论
最新的通信系统设计、尖端的雷达技术和超高带宽测量设备似乎不断超越现有的ADC技术。他们的要求促使ADC的用户和制造商开发满足这些需求的方法。交错式ADC允许以比提高典型ADC转换速率的传统路径更快的速度实现更大的带宽。通过采用两个或多个ADC并将它们交错在一起，可以增加可用带宽，并且可以更快地满足系统设计要求。然而，交错ADC并非免费，ADC之间的失配也不容忽视。即使不匹配确实存在，了解它们以及如何适当地处理它们也可以使设计人员更智能地使用这些交错式ADC，并满足其最新系统设计不断增长的需求。
审核编辑：郭婷
-
转换器
+关注
关注
27文章
8694浏览量
147080 -
adc
+关注
关注
98文章
6495浏览量
544446 -
无线电
+关注
关注
59文章
2139浏览量
116427
发布评论请先 登录
相关推荐
交错式ADC的基础知识
伺服环路ADC测试的基础知识介绍
有ADC和传感器的基础知识吗？
交错式功率因数校正
ADC转换器的基础知识详细资料说明
交错ADC：揭开谜团
工商网监
评论