接收器IC混合混频器、合成器和中频放大器-德赢Vwin官网网

作者：Tom Bosia, Russell Martin, Marc Goldfarb, Dragoslav Culum, Ben Walker, and EdBalboni

无线基站曾经被包含在大型气候控制空间中，但现在，它们可以安装在任何地方。随着无线网络服务提供商试图实现覆盖无处不在，基站组件供应商面临着以更小的封装提供更多功能的压力。

ADI 公司的一对集成电路（IC）通过重新定义接收器前端混频器的含义来提供解决方案。从本质上讲，IC将许多一旦添加到接收器混频器的元件（如本振（LO）和中频（IF）放大器）集成到混频器IC本身中。它们能够大幅缩小蜂窝基站，同时还提供软件定义无线电（SDR）灵活性来处理许多不同的无线标准。

所讨论的IC是AD RF6612和ADRF6614型号，均设计用于700 MHz至3000 MHz的RF范围、200 MHz至2700 MHz的LO范围以及40 MHz至500 MHz的IF范围。它们采用低侧或高侧 LO 注入，包括一个板载锁相环（PLL）和多个低噪声压控振荡器（VCO），全部封装在 7 mm × 7 mm 48 引脚 LFCSP 外壳中。这种集成度和组件密度通过多样性和可编程性得到增强，以支持现代微蜂窝所需的小体积中的多种不同无线标准。

为了了解这些高度集成的混频器IC节省的空间，记住2010年左右蜂窝基站接收器的前端可能会有所帮助，如图1所示。双混频器架构覆盖了大约 1 GHz 的带宽，需要多个组件来处理当时 800 MHz 至 1900 MHz 的蜂窝频率范围。频率合成由单独的PLL和窄带VCO模块提供，该模块需要独特的PLL环路滤波器才能获得最佳性能。每个感兴趣的频段都使用了专用的VCO模块，增加了基站内所需的电路板面积。

pYYBAGO1L7-AG-jfAAFxCFV3tLY123.jpg?h=270&hash=13BF572951C8E02BB96AD5ED28302E47FC3C409C&la=en&imgver=1

图1.框图表示2010年左右的典型蜂窝无线基站。

此外，这些分立元件通过低阻抗传输线互连，这会导致一些信号损失。因此，需要大电流将VCO输出驱动到足够的水平，以使混频器在信号阻塞条件下产生低相位噪声和噪声系数。

集成VCO的接收器IC并不新鲜。但是，实现多运营商、全球移动通信系统（MC-GSM）无线网络所需的宽带宽和低相位噪声水平一直是一个挑战。GSM的通道复用方案要求接收LO具有极低的相位噪声，特别是在800 kHz的备用通道偏移频率下，如图2所示。如果这些交替通道上的相位噪声过大与相同800 kHz偏移的无用信号混合，则可能导致相位噪声转换为IF输出，从而降低系统灵敏度。

poYBAGO1L8WAT__OAACLRDtSp-Q311.jpg?h=270&hash=23EAABF3D1829A593EDF8A53AE222E6BC2707BD8&la=en&imgver=1

图2.信道复用方案要求在GSM无线系统中使用具有低相位噪声的宽带宽VCO，以避免由于阻塞而导致性能下降。

低VCO相位噪声通常通过高质量因数（高Q）谐振电路和窄带设计来实现。分频还可以降低噪声。通过在接收器LO频率的整数倍下工作VCO，随后的分频可将相位噪声降低6 dB/倍频程，如图3所示。1800 MHz至1900 MHz频段GSM的相位噪声要求极其困难，大约是800 MHz至900 MHz频段的两倍。

poYBAGO1L8eAbcdPAAE6yLKZdVk187.jpg?h=270&hash=2C765DE7D478B4D5CAA3B50BA8A6FD76A919EF83&la=en&imgver=3

图3.这种VCO电路配置可以实现倍频程带宽。

除了低相位噪声外，现代基站接收器设计还必须支持目前无线通信网络中使用的许多调制方案。除GSM外，其他调制方案还包括宽带码分多址（WCDMA）和长期演进（LTE）系统。接收器设计通常由许多不同的VCO组成，这些VCO具有中等相位噪声性能水平，以便将它们组合在一起以覆盖基站内的倍频程带宽。

一旦将多个VCO配置为为最高工作频率产生倍频程带宽，就可以通过二进制分频实现较低的LO频率。这种方法用于ADRF6612接收器混频器，其中VCO基频范围为2.7 GHz至5.6 GHz，两级分频通过从1分频到32来实现200 GHz至2700 MHz的LO频率。对于同时包含MC-GSM的应用，ADRF6614接收器混频器包括两个额外的高性能VCO内核，可提供1800 MHz至1900 MHz GSM频段所需的LO频率。

由于现代无线微蜂窝可能不具备气候控制环境的优势，因此这些接收器IC等组件必须在宽极端温度下提供一致、可靠的性能。为了在宽工作温度范围内实现指定性能，ADRF6612和ADRF6614 IC中的PLL和VCO采用多种校准技术。

对于低噪声的宽带宽，每个VCO内核都采用一个8位电容数模转换器（CDAC），该转换器可自动为给定LO频率选择正确的频段（128个中的1个）。VCO储罐振幅的任何变化都由系统仔细监控，并使用自动电平控制（ALC）系统调整振幅以获得最佳输出振幅。每当重新编程工作频率时，每个IC都会执行校准序列。这可确保所选频段将VCO调谐变容二极管的调谐电压集中在最佳范围内，以保持频率合成器在所需的工作温度范围内锁定。

每个ADRF6612和ADRF6614 IC中的四个VCO内核经过定位，以确保其工作范围为不断变化的环境条件和器件制造容差提供合适的重叠。由于环境和过程的变化，内核通常会沿同一方向移动频率，因此频率合成器内置了足够的重叠，以始终实现锁定条件。

一旦确定了校准解决方案，频率应无限期地保持，调谐电压范围支持所需的保持范围。在时分双工（TDD）系统中，基站可能会在时隙间改变频率，该工作时间可以以微秒为单位进行测量。在频分双工（FDD）系统中，可能需要在单个频率上保持锁定多年。

在ADRF6612和ADRF6614 IC系统工作期间的任何时候都不允许停机。因此，在145°C的温度范围内，VCO的变容二极管调谐电压范围和频率调谐灵敏度（kV）涵盖了温度和元件老化效应的变化。每个IC持续监控器件温度，并根据需要调整VCO偏置。

ADRF6612和ADRF6614 IC采用独特的方法，可最大限度降低杂散信号产物对接收器灵敏度的影响。将频率合成器的整数模式与紧密环路滤波器结合使用，可产生小于−100 dBc的低基准杂散产物。最小杂散信号对于调制方案（如MC-GSM）至关重要。对于LTE和其他调制方案，或需要精细频率阶跃的地方，频率合成器可以在小数N分频模式下工作。参考路径包含一个 13 位分频器，整数和小数路径均包含 16 位分频器，以提高灵活性。

对于需要共置、相位跟踪接收通道的应用，例如在多输入多输出（MIMO）系统中，多个ADRF6612和ADRF6614 IC可以菊花链方式级联，以允许一个单元充当主频率合成器，分别通过其外部LO输出和输入端口为额外的从接收器供电。通过这种方式，可以将额外的LO分配放大器及其相关的相位噪声增加降至最低。

为了同时支持高侧和低侧LO注入，每个IC的LO链提供灵活的信号处理，如图4所示。使用1至32的整数分频比，即使对于具有高中频的700 MHz频段，也可以进行低侧注入。LO级还在200 MHz至2700 MHz的整个LO范围内为无源混频器内核提供方波驱动。1

pYYBAGO1L82AMZtGAAER7bvEOwI752.jpg?h=270&hash=153971D3DA413775497E4B0DECD6FA5957546A56&la=en&imgver=1

图4.该LO信号链用于支持无线基站接收器。

现代无线基站带内信号的频率接近低电平输入信号，因此蜂窝接收器可以充当阻塞信号。在这种情况下，来自阻塞信号附近的LO放大器的相位噪声直接混入目标信号顶部的IF输出频段。这会增加本底噪声并降低接收器的信噪比（SNR），有时甚至会显著降低。

由于阻塞信号可能很大（高功率），因此VCO相位噪声必须极低，并且LO链不会降低阻塞信号失调处的本底噪声。在这些非常高的阻塞电平下，接收器噪声系数最终将由阻塞信号主导，并根据阻塞信号的功率电平而降低。

在接收链的分立实现中，可以在LO路径中引入一些滤波，以最小化来自VCO和LO分配放大器的阻塞失调处的相位噪声。但是，在集成前端中，必须注意避免LO链中的附加相位噪声。

ADRF6612和ADRF6614 IC采用高增益LO链和硬限幅放大器，将LO链驱动至限幅。当每级进入硬限制时，LO链的小信号增益（否则会增加相位噪声）会大大降低，从而最大限度地减少阻塞条件下的噪声系数下降。

来自阻塞信号的噪声折叠会降低接收器的输出噪声频谱，从而降低接收器的噪声系数，从而提高输出本底噪声系数。ADRF6612和ADRF6614接收器IC设计用于承受较大的阻塞信号，同时接收器噪声系数的下降降至最低，如图5所示。即使输入阻塞电平为10 dBm，接收器的噪声系数在与载波偏移10 MHz时也仅降低3.2 dB，即使转换增益在该极端阻塞电平下压缩了1 dB。

poYBAGO1L9CAPM8dAAGJ2q6yd8Y112.jpg?h=270&hash=8E8758EAB4B200831FAFF2725D0858BC9B89C809&la=en&imgver=3