了解时钟容差对高性能Σ-Δ型ADC中50/60Hz噪声抑制的影响

本文探讨时钟容差对Σ-Δ型ADC固有的低通抽取和数字滤波器性能的影响，尤其是滤波器陷波频率。低带宽Σ-Δ应用通常利用数字滤波器提供50Hz、60Hz或同步50Hz/60Hz噪声抑制。在选择外部时钟晶体或选择内部时钟时，了解时钟频率与数字滤波器滤波器特性之间的关系非常重要。

Σ-Δ型ADC使用调制器将vwin 输入转换为一系列脉冲。调制器输出端的1与0之比表示模拟输入的平均值。调制器的输出进入数字滤波器。Σ-Δ型ADC中数字滤波器的常见实现方式是具有SINC（Sin（x）/x）脉冲响应的低通滤波器。滤波器的输出进入抽取器，以降低输出数据的数据速率。

除了滤除量化噪声的明显功能外，SINC滤波器还具有以数据输出速率的整数倍提供滤波器陷波的额外好处。例如，60Hz 数据输出速率将具有 60Hz、120Hz、180Hz 等的陷波。通过在已知噪声源的频率（即50Hz或60Hz电力线噪声）下战略性地调整滤波器陷波，可以实现实质性的噪声抑制。当使用高分辨率Σ-Δ型ADC在存在50Hz/60Hz噪声的情况下测量低带宽、低电平信号时，这非常有用。

滤波器陷波的输出数据速率和频率是调制器频率、抽取比和滤波器阶数的函数。抽取比是调制器频率与输出数据速率之比。调制器频率是ADC时钟频率的函数。

SINC 滤波器，通常为 3RD阶次和记作 SINC³，在频域中定义为：

H（f） = [1/N * Sin（N*π*f/fM） / Sin（π*f/fM)]³

其中：N为抽取比

fM是调制器频率

滤波器阶数和抽取比通常由Σ-Δ型ADC的设计定义，并在ADC数据手册中显示。ADC时钟频率通常由内部振荡器提供，也可以由外部晶体等外部源提供。

图1、图2和图3显示了SINC³滤波器响应，陷波频率为60Hz，调制器频率为19.2kHz，抽取比为320。使用Maxim在线Σ-Δ50Hz/60Hz抑制计算器评估不同器件工作模式下的陷波频率抑制。

图1显示了标称时钟频率下的滤波器响应。该滤波器响应在滤波器陷波处实现了近乎无限的60Hz抑制。图2显示了相同的SINC³滤波器响应，但时钟容差为±4%。该滤波器在陷波频率处显示-83.7dB抑制。

图1.标称时钟源提供无限的60Hz抑制。

图2.±4%时钟容差可提供83.7dB的60Hz抑制（最坏情况）。

虽然可以精确控制外部时钟，但内部振荡器在出厂时调整到指定的精度范围内。图3显示了在与图1和图2相同的参数下，时钟精度在陷波频率下的最差情况抑制。

图3.陷波频率下的正常模式抑制与时钟容差的关系。

改进的工艺使制造商能够将相当精确的时钟集成到Σ-Δ型ADC中。高分辨率Σ-Δ型ADC（如MAX1415/MAX1416）具有内部振荡器，从而减少了对外部晶体或外部时钟源的需求，节省了电路板空间。典型工作模式在采用 ±4% 内部时钟规格时具有最小 83.7dB 60Hz 抑制。这对于许多应用程序来说已经足够了。

审核编辑：郭婷