正交DDS信号至800至2500MHz频段的单边带上变频-德赢Vwin官网网

直接数字合成（DDS）技术正在迅速发展，但UHF和微波输出频率的直接合成尚不实用或经济上不可行。当前最先进的商用DDS IC（例如300 MHz AD9852单通道和AD9854正交完整DDS芯片）可为较低VHF频谱（约120 MHz）提供可用输出。 DDS和输出DAC的采样速度限制是主要瓶颈;基波DDS输出信号不得大于采样频率的一半。ADI 公司的下一代高速DDS IC将以900 MHz采样速率和360 MHz可用基波输出挑战这些限制。

为了利用UHF和微波频率下的DDS属性，DDS通常与锁相环（PLL）集成或在混频器中上变频。遗憾的是，使用 PLL 进行乘法会影响信号完整性、频率分辨率和敏捷性。此外，使用混频器将DSB（双边带）信号上变频为更高频率的单边带可能需要困难或不可能的输出滤波以及高质量的固定频率本振（LO）。用于克服这些缺点的方法通常会导致需要多个PLL或混频器/滤波器/振荡器级。

以下是使用上述AD9854正交完全DDS和新器件AD8346正交调制器（相位精度在1度以内，幅度平衡在1900 MHz时）将单级上变频至800至2500 MHz频率的改进且经济的方法。上变频抑制载波单边带信号在整个频率范围内显示>36 dB的典型LO和不需要边带频率抑制。此外，所有DDS信号质量都得以保留，同时将上变频的不需要的产物降至最低。36 dB抑制足以满足许多应用的需求，这种4000×的无用信号功率抑制将大大降低输出滤波器的复杂性，或者提高在要求更高的应用中进行有效滤波的可行性。

要在上限和下边带之间进行选择，只需在AD8346调制器输入引脚上反转或交换正交DDS信号，I表示Q，Q表示I。AD9854 DDS提供多种调制模式（AM、FM、PSK和FSK）。除了敏捷的单频信号外，它还提供数字和vwin 通信功能，从而增强了该应用的实用性。

正交DDS信号的上变频只是AD8346正交调制器可以完成的一个例子。事实上，它可以对任何正交模拟基带信号（直流至70 MHz）进行上变频，并具有类似的边带抑制。

正交 SSB 上变频

AD8346正交调制器具有出色的SSB上变频性能，允许基带信号直接调制800 MHz至2.5 GHz的本振（LO）频率，冗余边带和LO频率抑制典型值为36 dB。上变频信号可以是跳频、扩频或静止的;未调制或宽带调制，在允许的输入带宽内。对于DDS合成的上变频正交信号，图1中的框图显示了AD9854输出信号如何施加到AD8346差分“基带调制”输入端，以便在LO频率附近实现SSB上变频。

图1.正交 DDS SSB 上变频

在正交上变频中，两个混频器由正弦和余弦LO驱动，它们在内部来自用户提供的单端高质量振荡器。混频器馈送正弦和余弦基带信号（滤波后的DDS输出信号），以围绕固定LO对称上变频。两个混频器输出在内部相加，以添加同相分量并抑制混频器输出的正交分量。最终结果（无需额外滤波）是抑制载波、单边带、–10dBm和50欧姆阻抗的电压输出，频率是LO和基带信号之和或差值，加上LO和相反边带的抑制残余。

正交调制需要精确的相位关系，并不是一个新概念。五十年前，正交调制的最初用途之一是产生单边带无线电电话信号;它被称为“相位法”。然而，“滤波器方法”成为首选，因为使用模拟方法不容易在可观带宽上保持正交相位关系。这两种方法都主要在低中频频率下使用，目的是去除冗余边带并消除“载波”。

AD9854 DDS使用300 MHz时钟源产生直流至>120 MHz的数字精密正交输出信号（典型精度为十分之二度）。在图1所示的示例中，如果适当分频，时钟可以从高质量LO得出。AD8346的正交相位误差在其800至2500 MHz输出范围内典型值为1度。这些器件包括一个“芯片组”，可以在从扩频到电视的许多宽带数字和模拟通信方案中很好地发挥作用。

Doug Smith 在 1998 年 3 月/4 月发行的 QEX：通信实验者论坛杂志上撰写的一篇文章“信号、样本和东西：DSP 教程（第 1 部分）”中提供了更完整的解释，包括模拟和数字正交调制以及 SSB 上变频的基本数学分析。欲了解更多信息，请联系美国无线电中继联盟，地址：225 Main Street， Newington， CT 06111， http://www.arrl.org/qex。

为了更好地理解正交上变频的优点，比较两种生成基于UHF和微波DDS的信号的常用方法可能会有所启发：DDS/PLL倍频和单级混频器上变频。

锁相环/滴失控器乘法

将DDS信号乘以UHF和微波频率很容易且经济，但代价是：DDS提供的优势几乎在每个理想属性中都会降低，包括相位噪声规格、新频率采集时间、频率分辨率和无杂散动态范围（SFDR）。确实存在可降低信号衰减的PLL/DDS/混频器/滤波器组合，但这种多级实现的复杂性和成本可能无法容忍。图2显示了典型的DDS/PLL实现方案。

图2.使用 LMX1501A PLL 评估板和 AD9851 DDS 的 DDS 和 PLL 集成示例

PLL输出相位噪声是一种明显且易于观察到的现象;其放大倍率会降低性能，与PLL的倍增因子成比例（以dB表示，20 log F表示）外/F在).例如，如果将10 MHz处的DDS信号频率乘以100，从PLL产生1 GHz的输出，则PLL环路带宽内的输出相位噪声将比原始输入信号大约40 dB。此外，PLL环路带宽内的杂散信号或“杂散”将增加相同的量。这可能导致不可接受的杂散电平比DDS输入信号高40dB

频谱图很容易显示DDS信号的相位噪声在图2的PLL电路中乘以×64后如何受到影响。图3显示了14 MHz时PLL的DDS输入信号，图4显示了896 MHz时的PLL倍增DDS信号。宽噪声“裙边”是相位噪声下降的标志。

图3.14 MHz DDS 输入信号

pYYBAGPXLfyAF4YCAAAoe1qI-Bo738.gif?la=en&imgver=1

图4.896 MHz 锁相环输出信号

为了说明PLL倍增对杂散电平的影响，对DDS信号进行了调制，以产生大量接近基波的低电平杂散。图5显示了馈送到PLL的调制DDS信号，图6显示了PLL的30 kHz环路带宽内的这些杂散是如何放大的。请注意，距离载波 >60 kHz，杂散幅度不受影响。相位噪声没有改变，也没有改变任何其他参数。

poYBAGPXLf2ALFXpAAA5XqNPvzE843.gif?la=en&imgver=1

图5.调制的 14 MHz DDS 信号至 PLL

pYYBAGPXLf-ACa0aAAAsjzlmnrY455.gif?la=en&imgver=1

图6.896 MHz 锁相环输出信号

除了相位噪声、时序抖动和杂散电平下降之外，PLL乘法还会对许多其他理想的DDS属性（包括频率捷变和分辨率）产生不利影响。甚至频率分辨率也会比DDS分辨率差N倍，并且新的频率采集将受到PLL建立时间的限制（可能比DDS建立时间大10，000倍）。

DDS/混频器上变频

设计人员可以使用混频器将DDS信号上变频为UHF/微波频率。上变频不会显著增加杂散电平或相位噪声。此外，频率捷变和分辨率不受影响。需要克服的最大障碍是双边带（DSB）输出的存在：LO + DDS和LO – DDS，以及发生的任何LO馈通。

poYBAGPXLgCARPkrAAAxRU1BaNI191.gif?la=en&imgver=1

图7.典型混频器的 DSB 输出

图7显示了抑制载波（LO）单上变频混频器输出的200 MHz频谱区域，展示了上变频时存在此问题。两个边带相距50 MHz，LO馈通频率介于两者之间的中间频率为1.04 GHz，这种50 MHz的扩展仅为1 GHz输出频率的5%。滤除信号以消除不需要的边带和LO馈通将非常困难。如果输出频率增加到2 GHz，可能会使事情复杂化到无法进行滤波的地步。为了克服这个问题，设计人员传统上采用多级混频和滤波，以产生具有更大边带间距的 UHF/微波端带的 DSB 信号，该信号更容易滤波，但成本和复杂性要高得多。

DDS 上转换实验室结果

SSB上变频器的正交实现是在实验室中使用AD9854和AD8346的评估板完成的。需要对AD8346评估板进行修改，以接受AD9854评估板提供的滤波、正交、单端信号。还需要提高输出电压电平，以满足AD8346的输入要求。实验室连接和修改的示意图如图 8 所示。修改如下：

添加两个 1：16 中心抽头阻抗升压变压器（微型电路 T16-6T），将单端正交信号转换为差分信号，并提供 1：4 电压升压。使用中心抽头次级允许在差分信号中增加1.2 V的直流失调电压，以符合AD8346输入偏置要求。

在每个变压器输出端增加 1000 欧姆端接电阻。

添加一个 1.2 V 直流偏置源，该偏置源由两个硅二极管组成，从 3.3 V 电源电压正向偏置，通过一个 2000 欧姆限流电阻器。连接到I沟道和Q沟道变压器次级绕组的中心抽头。

图8.连接和修改ADI公司的评估板，用于实验室评估

当适当调整AD9854的正交输入信号以补偿正交相位误差和I&Q幅度不平衡时，对此设置的测试验证了AD8346数据手册中传达的性能预期。参见图 9 和图 10。

信号离开AD9854 IC后，滤波器、电缆和PCB走线长度不等、变压器差异等会引入I&Q正交相位关系中的误差。系统相位误差无法通过更改AD9854的编程来校正。其输出固定在精确的正交中。相位误差可以通过调整从AD9854到AD8346评估板的电缆长度来校正。幅度不等式可以使用AD9854的12位独立正弦和余弦（I&Q）数字幅度乘法器级进行校正。

poYBAGPXLgOAQH6MAAAzPEpKiyo843.gif?la=en&imgver=1

图9.AD8346调制器的输出频谱

图9显示了AD8346输出频谱的200 MHz段，以1.05 GHz为中心。DDS“调制”上边带和下边带信号在LO两侧25 MHz处以1.04 GHz的频率可见。抑制的上边带（USB）和有利的下边带（LSB）幅度之间存在 -40 dB 的差异。40 dB 差分相当于大约一万比 1 的功率比。这种边带抑制水平表示输入信号相位失配程度约为1度。

pYYBAGPXLgSAJ7GAAAArszR5Ecw551.gif?la=en&imgver=1

图 10.近距离观察LSB

1.015 GHz下边带（LSB）的近视图（图10）显示出出色的信号完整性。它与图4中的PLL倍增信号形成鲜明对比。如前所述，可以交换发往正交调制器的正弦和余弦DDS信号，以使互补边带受到青睐。

LO馈通幅度（-36 dB）大于此设置中的抑制边带。LO馈通电平不受DDS I和Q输入信号的相位或幅度的影响。为了降低LO馈通的重要性，每个差分输入引脚的I&Q输入信号的电压电平应最大化（1V p-p）。

结论

正交调制是一种成熟且经济的DDS上变频到UHF和微波频率的方法，而不会失去DDS技术的任何理想属性或损害信号质量。AD8346正交调制器简化了该过程。它与AD9854 DDS具有差分正交输出的“自然”匹配。凭借高质量的LO，UHF和微波SSB输出很容易实现。

凭借AD9854的多种调制模式，该应用在微波输出频率下支持（几乎）完整的AM、FM、PSK、FSK激励器。通过对AM抑制载波I和Q DDS输出进行少量附加信号处理，SSB语音或其他幅度调制方案成为可能。图11显示了IC如何与外部调制源和控制器件互连以执行通信功能。

poYBAGPXLgaAdfA4AAAnL00emuU875.gif?la=en&imgver=1

图 11.框图描述了射频激励器在 800 至 2500 MHz 频段内产生 AM、FM、FSK、PSK 调制信号所需的级数

36 dB（典型值）边带和LO抑制可直接用于许多应用，而在要求更高的应用中，输出滤波变得不那么艰巨。适当调整DDS I&Q信号相位关系和幅度平衡可以进一步增加边带抑制。

虽然AD9854专门设计用于提供适当的输出信号，无需多个DDS即可实现此功能，但本文所述应用中的AD9854并不是将DDS和正交调制相结合的唯一方法。其他DDS IC，如AD9850、AD9851和AD983x系列，也可能用于正交对。如果两个DDS可以同步，则很可能可以使用内部相位偏移电路对它们进行编程以实现正交输出。有关DDS和数字调制器产品的完整列表，以及技术说明和数据手册，请参见DDS产品。还值得注意的是，AD9854具有独立可编程的I和Q输出幅度，使输出匹配成为简单的软件程序。

正交DDS SSB上变频到2GHz以上的相对简单和经济性应该鼓励读者考虑将这种技术添加到他们的曲目中。它在微波频率下保留了所有理想的DDS属性，同时大大减少了传统双边带混频器上变频器不需要的冗余边带。

审核编辑：郭婷

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉