Debug Core UUID mismatch案例总结-德赢Vwin官网网

Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。

一般有以下几种原因

（1）程序没运行起来。这种情况CDONE信号没有拉高，说明程序没有加载到FPGA，也可以说程序没有运行起来。

（2）配置文件与debugger文件——即json文件不对应。需要手动从Perspectives -> Profile Editor中重新import Profile,即找到json文件，目前已经添加了upload功能功能解决该问题，在界面的右上角，会提示upload。

（3）通过Open Debugger添加vio或者la,但是实际上没有在Interface Designer中添加JTAG_USER_TAP。

（4）没有添加Debug；

（5）JTAG_USER_TAP接口与debug_top例化部分连接出错，比如名字不对。

（6）TI60会存在A版本与A1版本有区别不连接不上,2022.8月份之后不存在该问题。

（7）添加了vio和la但是没有添加debug_top.v到工程中，依然编译过去，连接时也会提示UUID mismatch.

（8）Debugger Auto Instantiation没有打开。

(9)有客户第一次的设计调试信号线 TCK TDO TMS（10K上拉） TDI（10K上拉）是直连的使用正常。第二次在TCK，TDO,TMS和TDI串联了100欧的电阻，并且TCK进行了4.7K下拉，就出现了UUID mismatch。

（10）JTAG USER TAP不对应。比如下图选择了USER2，但是连接时选择的是USER1.

（11）在T4,T8,T13中容易出现CRESET_N没有连接到FPGA的下载座子上。这时重新通过JTAG配置FPGA提示进入user mode，但实际上程序没有作用。

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

原文标题：Debug Core UUID mismatch案例总结

文章出处：【微信号：gh_ea2445df5d2a，微信公众号：FPGA及视频处理】欢迎添加关注！文章转载请注明出处。

Debug Core UUID mismatch案例总结