时序逻辑程序中推断组合逻辑？
使用always_ff和在灵敏度列表中指定一个时钟边沿并不意味着过程中的所有逻辑都是时序逻辑。综合编译器将推断出每个被非阻塞赋值的变量的触发器。阻塞赋值也可能推断出触发器，这取决于赋值语句相对于程序中其他赋值和操作的顺序和上下文。
然而，在有些情况下，组合逻辑数据流行为将从时序逻辑程序中推断出来。
时序赋值右侧的操作符将综合为组合逻辑，其输出成为触发器的D输入。
如果时序分配的右侧调用一个函数，该函数将综合为组合逻辑，其输出成为触发器的D输入。
围绕着赋值语句的决策语句可能会综合为组合式多路复用逻辑，选择那个表达式作为触发器的D输入。
在begin-end语句组中对临时变量的阻塞赋值，将综合为组合逻辑，其中临时变量成为在begin-end中后续非阻塞赋值推断出的触发器的输入。
下面非例子说明了在begin-end语句组中对临时变量的阻塞赋值，将综合为组合逻辑。
下面就是上面的例子中推断的示意图。
对中间临时变量的阻塞赋值
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
逻辑
+关注
关注
2文章
833浏览量
29464 -
触发器
+关注
关注
14文章
2000浏览量
61132 -
时序
+关注
关注
5文章
387浏览量
37318
原文标题：【数字实验室】时序逻辑程序中推断组合逻辑？
文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
FPGA之组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念
数字电路根据逻辑功能的不同特点，可以分成两大类：一类叫做组合逻辑电路，简称组合电路或组合逻辑;另
发表于 12-01 09:04
•780次阅读
如何避免组合逻辑程序中的意外锁存
组合逻辑描述了门级电路，其中逻辑块的输出直接反映到该块的输入值的组合，例如，双输入AND门的输出是两个输入的逻辑与。如果输入值发生变化，输出
【技巧分享】时序逻辑和组合逻辑的区别和使用
一般要求是时序逻辑）。在实际设计中，为了便于操作，我们可以首先考虑用时序逻辑，看是否能满足设计要求。如果无法满足目标要求，需要凑
发表于 03-01 19:50
在FPGA中何时用组合逻辑或时序逻辑
的。话不多说，上货。 在FPGA中何时用组合逻辑或时序逻辑 在设计FPGA时，大多数采用Verilog HDL或者VHDL语言进行
发表于 03-06 16:31
基于位串编码的遗传归纳逻辑程序设计
归纳逻辑程序设计是基于一阶逻辑的数据挖掘新方法。一阶规则挖掘是目标谓词和背景知识谓词对应的各种原子的复杂组合优化问题。该文根据Occam’s razor原理提出原子的位串编码
发表于 03-31 09:48
•11次下载
时序逻辑电路有哪些 时序逻辑电路和组合逻辑电路区别
时序逻辑电路是一种能够存储信息并根据时钟信号按照特定顺序执行操作的电路。它是计算机硬件中非常重要的一部分，用于实现存储器、时序控制器等功能。与之相对的是组合
工商网监
评论