由于PFC的控制地和MOS管组成的双向开关的源极不共地,因此需要解决开关管浮地驱动问题。
图2 驱动电路图
电路图说明:
2. VCC_4V和AGND是DSP侧的电源和控制地;Vccp_14V和AGND_DRV是MOS管驱动的电源和控制地;
3. PFCDRVA和PFCDRVB分别是2个开关管的栅极驱动信号;
4. U302为隔离光藕,U303是集成驱动芯片。
1.1驱动电路基本工作原理
其工作原理大致如下:DSP发出PWM驱动控制信号;驱动信号通过后级推挽等放大电路驱动隔离光藕实现驱动信号的隔离传输功能(隔离光耦将弱信号的控制地和强抖动电平的驱动地隔离,同时也利用光传输对前级驱动的电噪声进行屏蔽和抑制)。由于隔离光耦的输出电流有一定限制,无法直接驱动MOS管,故需通过驱动芯片将其输出电平信号进行整形和电平转化,最后驱动MOS管。
1.2隔离光藕和驱动芯片的选择
隔离光耦是整个驱动电路的关键器件,其选型需综合考虑最大工作隔离电压、开关速度、CMTI、传输延迟、最大开关频率、成本等指标。另外关于隔离光藕的带宽指标如何选择,其对于相位裕量的影响有多大,目前还不是十分清楚,还有待后续进一步研究。
同时,驱动芯片逻辑的选择也直接取决于电路光藕的选择。以图2中的电路为例,由于H7413Z PFC的开关频率为70KHz,故需选用高速光藕。图2中所选用的逻辑光藕U302的输入输出信号为反逻辑,其输入输出波形示意如图3所示(以PS9317为例)。后级的驱动芯片U303也需选用反逻辑的芯片与之匹配,其输入输出逻辑如图3所示(以UCC27423为例)。
图3 PS9317输入输出波形
1.3 PWM信号的放大和电平转换
由于DSP的PWM信号幅值和输出电流均有限,无法直接驱动隔离光耦的原边LED,因此需使用电平转换和放大电路,提升驱动能力。并且还需根据所用隔离光耦的VF特性差异,设计不同的前级电路:
(1) 对于逻辑门光耦,其LED的VF离散性较小(例如HCNW2211为0.32V,见图5).
图5 HCNW2211的VF分布范围
(2) 对于栅极驱动光耦,由于部分厂家LED的VF离散性较大(例如Renesas PS9552L3为0.45 V,见图7),如果直接用图6的推挽放大,当VF分别取到上下限时,IF很难设计在7-16mA之间(图8)。H941AZ设计之初为解决HCNW2211的独家问题,拟采用驱动光耦(39100114),同时为满足IF的要求,因此设计反逻辑+推挽输出做为前级电路。
图7 PS9552L3的VF分布范围
图8 PS9552L3和FOD3120的IF推荐范围
随着光耦技术的发展,业内还出现一种IPM接口驱动光耦,如39100151(ACPL-P480和TLP715)。它们具有更小的封装(如Stretched SO-6),价格也合理,而VF离散性较小(约0.2V)。
1.4光耦输出整形和放大
通常,隔离光耦的输出电流有一定限制。例如逻辑门光耦HCNW2211的IO小于25mA,即便是栅极驱动光耦FOD3120,其最大输出电流也只有2.5A,无法同时驱动2个SPW47N60C3。因此,光耦输出还需要再加一级放大电路。在调试过程中发现,采用三极管推挽放大,由于强共模干扰的存在,会引起驱动Vgs的高、低电平并不是平直波形,特别是低电平存在杂乱的波动(图9)。如果波动超过开关管的Vgs(th),可能造成误开通。若改用共地驱动芯片,一方面对光耦的输出进行整形,提高栅极驱动Vgs电平的平整度(图10);另一方面利用驱动芯片输入级逻辑电平的滞环,进一步增强对光耦输出干扰信号的抑制能力。此外,驱动芯片一般采用FET图腾柱输出,其开关速度较推挽三极管更快,有利于减小开关损耗。
图9 采用推挽三极管输出的Vgs
图10 采用驱动芯片输出的Vgs
1.5其他附属电路的工作原理
在图2中,由于隔离光藕U302与驱动芯片U303对供电电源的要求不同,为简化设计,我们通过稳压管D308将14V转化为5.1V给隔离光藕U301供电。D302是驱动芯片的负压钳位二极管;在驱动回路,利用稳压管和电容并联(如D301,C304)形成负压,提高驱动脉冲零电平的抗干扰能力;C301是H7413Z中为防止驱动芯片ENB脚受到干扰导致误关断而增加的,可以根据实际调试情况是否去除。另一种方法可以是,在ENB脚与VDD之间外加大于10Kohm的上拉电阻。
-
MOS管
+关注
关注
108文章
2410浏览量
66759 -
PWM
+关注
关注
114文章
5181浏览量
213796 -
PFC
+关注
关注
47文章
969浏览量
106035 -
驱动电路
+关注
关注
153文章
1529浏览量
108492 -
开关管
+关注
关注
4文章
226浏览量
21643
发布评论请先 登录
相关推荐
评论