0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用或非门和与非门实现触发器

CHANBAEK 来源:头条号隔壁老王卖老王云 作者:头条号隔壁老王卖 2023-03-23 13:41 次阅读

大家好,上次我们研究了D触发器,今天我们继续研究。在开始之前,先来做一点删减,之前我们讨论了用或非门或者与非门实现触发器的方法,在功能上两种实现方法完全相同,在输入输出和实现上略微有些差异。

pYYBAGQb5piAbLqqAAFFIVv7Zuk894.jpg

D触发器

二输入与非门或或非门用CMOS电路实现需要2个NMOS和2个PMOS,总共4个MOS管,用NMOS电路实现需要2个NMOS。

而二输入与门用CMOS电路实现需要3个NMOS和3个PMOS,总共6个MOS管,用NMOS电路实现需要3个NMOS。

这样一套下来,选择与非门电路,可以只使用一种逻辑门,电路实现更加一致,还可以减少MOS管使用的数量。

现在我们来看这个触发器和他的真值表

poYBAGQb5pmANT2ZAADbpkaZiRw830.jpg

我们可以看到,当CLK控制信号输入为0时,D的信号是无法通过两个(与非门)组成的屏障,因此屏障之后的RS触发器的状态不会发生改变

输入信号D就被忽视掉了。

再来看,当CLK控制信号输入为1时,(与非门)屏障被打开了,输入信号D可以通过屏障直接改变RS触发器的状态

pYYBAGQb5pqALD0hAADccbtsaKQ788.jpg

我们把一个时钟信号作为CLK的输入

poYBAGQb5puATdK3AADxOSDR9EM555.jpg

那么,D的输入信号,在时钟处于高电平是有效的,低电平时,D的输入则被无视。

pYYBAGQb5pyAJCmZAADmR97B-Hs136.jpg

我们把这种在一种电平状态中持续有效或无效的触发器叫做(电平触发D触发器。)

对一个电平触发D触发器来说,当CLK为高电平时,D的输入会忠实的反馈在输出Q和Q!上,即便是D信号上的噪声也一样会被输出到Q。大门打开的时间太长了,房子里的RS触发器很没有安全感。

poYBAGQb5pyAdBf6AADyORWwUrM443.jpg

接下来就回到我们今天的主题,怎么让大门开的时间短一点,减少坏人进来的风险。

真值表和非门先拿走,再复制一个触发器出来。

把左边触发器的输出和右边触发器的输入相连,再在两个触发器的CLK之间接入一个非门。再把原先触发器D上的非门还回来。

这样,一个主从结构的D触发器就做好了。我们叫这个触发器为 (主从边沿D触发器)

pYYBAGQb5p2AXCzPAAElf9p1yKg263.jpg

我们来看一下这个触发器的工作状态。

我们把左边的触发器叫主触发器,右边的触发器叫从触发器

首先当第一个时钟高电平周期到来的时候,主触发器是关闭的,输入D进入主触发器,然而这时的触发器输出Q*的值,可能是0,也可能是1。这个值由主触发器的初始值决定。

这个不确定的主Q*值会被传递到从触发器,因为这时的从触发器大门是打开的。

poYBAGQb5p6AdNHeAAExDzzmRIQ385.jpg

Q的输出也不确定

接下来,时钟进入底电平周期,主触发器大门打开,从触发器大门关闭,D传递到Q*,但此时Q输出没有变化,因为从触发器处于关闭状态。

pYYBAGQb5p-AcuVHAAEz6serhIg355.jpg

又到了下一个高电平周期,这里要注意,当CLK信号从低电平向高电平反转的这一刻,输出Q的状态变成Q*的状态,而且由于主触发器此时处于关闭状态,D的任何变化都影响不到Q的输出。并且从这一刻开始Q的输出是稳定的输出。

poYBAGQb5qGAPzp4AAE3_jEQHOk593.jpg

继续往下走,主改变,从不改变,Q输出不变

好,再往下,主不变,从改变。

pYYBAGQb5qGAcPDtAAE5nQeKsi4650.jpg

通过上面的分析,我们可以得出2个结论

第一个、主从触发器输出状态的改变,只发生在控制信号发生转变的时刻,在我们这个图里,是发生在时钟上升沿的时候。我们也可以移动两个触发器CLK之间的非门,让他变成只在下降沿响应。

第二个、主从结构的边沿触发器,启动有一个时钟周期的延迟。从第二个时钟周期才开始有稳定的输出。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5603

    浏览量

    234253
  • 或非门
    +关注

    关注

    0

    文章

    21

    浏览量

    15286
  • D触发器
    +关注

    关注

    2

    文章

    164

    浏览量

    47704
  • 触发器
    +关注

    关注

    14

    文章

    1982

    浏览量

    60803
  • 与非门
    +关注

    关注

    1

    文章

    119

    浏览量

    12614
收藏 人收藏

    评论

    相关推荐

    基本rs触发器与非门或非门的区别

    基本的RS 触发器是一种使用 与非门或非门构成的存储 元件,它可以存储一个比特的信息并在 触发信号的控制下改变状态。
    的头像 发表于03-01 17:22 3921次阅读
    基本rs<b class='flag-5'>触发器</b><b class='flag-5'>与非门</b>和<b class='flag-5'>或非门</b>的区别

    求助,关于D触发器SN74LVC1G374与与非门SN74AUP1G00组合问题求解

    当D 触发器为高阻输出时,输入至 与非门A, 与非门B为高,那么 与非门输出是什么电平?为什么?
    发表于08-09 06:06

    搭D触发器时,反相与后面的与非门相接点问题

    ` 本帖最后由 gk320830 于 2015-3-5 16:07 编辑 搭D 触发器时,反相 与后面的 与非门相接点为什么会出现worring(见图),会是驱动之类的问题吗??恳请高手回答。

    发表于09-26 17:20

    为什么与非门触发器输入信号要非

    触发器与非门的输入为什么是R非S非,而 或非门是RS。我百度到的说法是, 与非门是低电平 触发或非门
    发表于01-28 20:39

    逻辑或非门|RS触发器电路

    逻辑 或非门-RS 触发器电路
    发表于06-12 23:24 2482次阅读
    逻辑<b class='flag-5'>或非门</b>|RS<b class='flag-5'>触发器</b>电路

    或非门构成的斯密特触发器

    或非门构成的斯密特 触发器
    发表于04-13 10:26 1059次阅读
    由<b class='flag-5'>或非门</b>构成的斯密特<b class='flag-5'>触发器</b>

    与非门,与非门是什么意思

    与非门, 与非门是什么意思 DTL 与非门电路: 常将二极管与门和或门与三极管 非门组合起来组成 与非门
    发表于03-08 11:41 1.2w次阅读

    或非门,或非门是什么意思

    或非门, 或非门是什么意思 或非门   或逻辑是当任一输入,A或B,或者两者,为逻辑1时输出就为逻辑1.
    发表于03-08 11:48 9298次阅读

    或非门交叉SR触发器与非门交叉SR触发器

    或非门交叉SR 触发器
    发表于08-10 10:57 7414次阅读
    <b class='flag-5'>或非门</b>交叉SR<b class='flag-5'>触发器</b>和<b class='flag-5'>与非门</b>交叉SR<b class='flag-5'>触发器</b>

    钟控电平触发与非门SR触发器

    钟控电平 触发 与非门SR 触发器
    发表于08-10 11:07 2074次阅读
    钟控电平<b class='flag-5'>触发</b><b class='flag-5'>与非门</b>SR<b class='flag-5'>触发器</b>

    与非门触发器组成电子琴线路图

    图中所示是用TTL 与非门触发器组成的玩具电子琴线路。图示线路可同时发出主音和颤音,它还可模拟小号、黑
    发表于09-15 02:27 1393次阅读
    <b class='flag-5'>与非门</b>、<b class='flag-5'>触发器</b>组成电子琴线路图

    与非门实现非门功能方法介绍

    本文主要阐述了关于如何用 与非门 实现 非门功能介绍,以及用二输入 与非门 实现 非门功能方法,为了便于理解
    的头像 发表于07-26 10:37 5.4w次阅读

    MOS与非门或非门构成原理

    与非门(英语:NANDgate)是数字逻辑中 实现逻辑与非的逻辑门,功能见左侧真值表。若当输入均为高电平(1),则输出为低电平(0);若输入中至少有一个为低电平(0),则输出为高电平(1)。 与非门是一种通用的逻辑门,因为任何布尔函
    发表于06-25 14:21 2.7w次阅读
    MOS<b class='flag-5'>与非门</b><b class='flag-5'>或非门</b>构成原理

    RS触发器是什么?解读rs触发器的作用和数字电路中的rs触发器的作用

    什么是RS 触发器其中R、S分别是英文复位 Reset 和置位 Set 的缩写,作为最简单的一种 触发器,是构成各种复杂 触发器的基础。RS 触发器的逻辑电路图如下图所示。 RS
    的头像 发表于10-19 17:49 9757次阅读
    RS<b class='flag-5'>触发器</b>是什么?解读rs<b class='flag-5'>触发器</b>的作用和数字电路中的rs<b class='flag-5'>触发器</b>的作用

    一文详解RS触发器和D触发器

    上次我们介绍了RS 触发器,他是由两个( 或非门)或者( 与非门)组成的。
    的头像 发表于03-23 13:41 1.9w次阅读
    一文详解RS<b class='flag-5'>触发器</b>和D<b class='flag-5'>触发器</b>