Chiplet和先进封装——后摩尔时代芯片演进的全新道路
摩尔定律极限将至
随着摩尔定律的飞速发展，芯片制程早已大步迈入了 10nm 以下，一路发展至 7nm、5nm，并触达了现阶段业界普遍认为的物理极限——3nm。在进入 10nm 的大关后，工艺迭代的速度已经放缓，先进工艺的高昂成本问题也令制造商和终端消费者感到头疼。
除了面临先进工艺的成本挑战，在摩尔定律逼近极限的“后摩尔时代”，半导体行业也无法再继续通过微缩晶体管来提升芯片性能，行业亟需新的技术路线来满足对芯片性能日益增长的需求，而这也正是 Chiplet 和先进封装的“用武”之处。
接下来，我们将通过阐述定义来进一步揭开 Chiplet 和先进封装的奥秘，以内存为例，为您解读后摩尔时代的芯片发展趋势。
Chiplet、UCIe 与异构集成
Chiplet 一般指预制好的、具有特定功能的、可用来组合集成的晶片，也叫芯粒，其技术重点在于将不同的芯片连接在一起并进行封装。在这个过程中，芯片之间的连接由于异构性、互操作性以及数据完整度等问题面临着诸多挑战。
因此，2022 年 3 月 ，英特尔、AMD、Arm、高通、三星、台积电等科技巨头联合成立了 UCIe 产业联盟，共同推出了开放的行业互联标准，使芯片制造商能够轻松地将不同类型的芯片集成到同一芯片系统中。
作为知名的内存供应商，华邦电子也在前不久加入了 UCIe 产业联盟，与联盟伙伴共同助力高性能 Chiplet 接口标准的推广与普及。
如今大家争相探讨的异构集成，全称为异构异质集成，包含了异构与异质双重含义。其中，制造商将如 3nm、5nm、7nm 甚至 28nm 和 45nm 等不同工艺制程、不同功能、不同制造商的 Chiplet 集成到一起，被称作异构集成。而为了设计出小尺寸、低成本、设计灵活、系统性能出色的芯片产品，制造商还会将诸如硅、氮化镓、碳化硅、磷化铟等不同材质的 Chiplet 集成在一起，这被称作异质集成。
UCIe 标准的建立为异构芯片提供了高带宽、低延迟、高电源效率和高性价比的封装内连接，从而满足整个计算系统的需求。
Chiplet 与先进封装
现阶段，业内对先进封装的共识是 2.5D/3D 以及 WLCSP 晶圆级封装，它们可在单位体积内集成更多的功能单元，以内存为例，先进封装可大幅增加内存容量。同时，这些功能单元的互连更短、密度更高，进一步提升合封后的芯片性能。
Chiplet 与先进封装是两个不同的概念，但在某种程度上它们却紧密相连——目前，行业内大多数的 Chiplet 是通过先进封装技术将不同工艺制造的芯片进行集成的。然而在采用 2.5D/3D 这样的垂直堆叠方式集成 Chiplet 芯片时，将面临几大关键挑战：
封装技术
随着业界对小型化的需求愈演愈烈，芯片必须保证在更小的封装空间内对更小尺寸的 Chiplet 芯片进行封装，因此对封装技术的要求极高；
连接设计
芯片堆叠的顺序、走线方式都会影响合封芯片的性能，因此需要最佳的设计方式来降低整体风险；
热管理
将芯片堆叠在一起后，散热问题更为严峻，高温会影响芯片的性能与寿命，因此需要采取更尖端的散热技术来避免高温导致的性能下降甚至是封装失效；
另一方面，合封后的系统级芯片性能与集成在其中的 Chiplet 芯片性能息息相关。因此必须采用具备如下特质的裸片才能保证最终的芯片性能。
高度可靠
尽管在单个 Chiplet 芯片良率高达 98% 的情况下，合封后的产品良率也会大幅下降，此外还可能会与其他芯片相互干扰，但提升裸片（die）的可靠性仍旧可在某种程度上提升合封芯片的可靠性；
散热合理
合封后，每个裸片与外界进行热传递的面积急剧缩小，发热量会进一步提高，因此必须尽可能降低裸片本身的散热，才能将合封芯片的发热控制在合理范围内；
高温稳定
合封芯片的发热远高于单一裸片的发热量，为此，裸片需要具备较好的高温下稳定性，才能保证芯片性能在温度升高的环境中不受损；
更低功耗
系统级芯片的功耗受 Chiplet 芯片的功耗影响极大，为满足用得低功耗需求，需要进一步降低裸片的自身功耗。
华邦的 KGD 和先进封装
KGD 产品
作为业界知名的 KGD 供应商，华邦早在2008 年就已开始向客户提供诸多优质 KGD 产品，包括DDR、LPDDR、HYPERRAM、NOR Flash等，并可根据客户的不同需求灵活定制，进一步帮助客户提升成本和空间效益。
其中，凭借独到的性能优势，HYPERRAM 3.0 KGD 一经推出就席卷市场并备受好评。HYPERRAM KGD 的引脚更少、体积更小、设计更为简洁，因此能够更轻松地与客户产品合封，同时得益于 HYPERRAM 的超低功耗，还可显著降低合封后的发热风险。
先进封装
在深耕 KGD 产品的同时，华邦还致力于先进封装技术的革新，采用TSV（Through Silicon Via）硅通孔技术进一步提升 DRAM 的性能与容量。目前华邦已经推出了全新的3D TSV DRAM（又名 CUBE） KGD 产品，兼具高带宽与低功耗，能够确保 2.5D/3D 多芯片封装的能效，为客户带来优质的定制化内存解决方案。
此外华邦的 3DCaaS 一站式服务平台，在为客户提供优质 KGD 产品外，还将与合作伙伴共同为客户带来诸多工艺上的支持与产品技术咨询，例如针对多芯片优化的 2.5D、3D 后段工艺和 Silicon-Cap、interposer 技术等附加服务。
随着新能源汽车、5G、可穿戴设备等领域的不断发展，对芯片性能的需求也越来越高。然而随着后摩尔时代的到来，采用先进封装技术的 Chiplet 则成为了芯片微缩化进程的“续命良药”。除 UCIe 产业联盟外，众多头部制造商也在围绕 3D 封装建立全新的生态联盟，从封装角度为 Chiplet 的发展保驾护航。华邦也将竭诚发挥自身在 KGD 产品和先进封装领域的技术优势，为业界提供优质的定制化内存解决方案，让芯片在“长高”的路上越走越远。
审核编辑 ：李倩
-
芯片
+关注
关注
455文章
50713浏览量
423109 -
摩尔定律
+关注
关注
4文章
634浏览量
78995 -
封装技术
+关注
关注
12文章
548浏览量
67981 -
chiplet
+关注
关注
6文章
431浏览量
12584 -
先进封装
+关注
关注
2文章
400浏览量
241
原文标题：Chiplet和先进封装——后摩尔时代芯片演进的全新道路
文章出处：【微信号：Winbond华邦电子，微信公众号：Winbond华邦电子】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
对话郝沁汾：牵头制定中国与IEEE Chiplet技术标准，终极目标“让天下没有难设计的芯片”
Chiplet在先进封装中的重要性
后摩尔定律时代，提升集成芯片系统化能力的有效途径有哪些？
先进封装技术的类型简述
高密度互连，引爆后摩尔技术革命
AI网络物理层底座： 大算力芯片先进封装技术
高算力AI芯片主张“超越摩尔”，Chiplet与先进封装技术迎百家争鸣时代
半导体行业回暖，万年芯深耕高端封装
AI应用致复杂SoC需求暴涨，2.5D/Chiplet等先进封装技术的机遇和挑战
中国半导体产业需凝聚共识、智慧与力量
人工智能芯片先进封装技术
Chiplet是否也走上了集成竞赛的道路？
高精度纳米级压电位移平台“PIEZOCONCEPT”！
2023年Chiplet发展进入新阶段，半导体封测、IP企业多次融资
工商网监
评论