FPGA内部自复位电路设计方案-德赢Vwin官网网

1、定义

复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的时延，这样才有可能保证复位的可靠性。

2、分类及不同复位设计的影响

根据电路设计，复位可分为异步复位和同步复位。

对于异步复位，电路对复位信号是电平敏感的，如果复位信号受到干扰，如出现短暂的脉冲跳变，电路就会部分或全部被恢复为初始状态，这是我们不愿看到的。因此，异步复位信号是一个关键信号，在电路设计时，如PCB Layout需要对其优先考虑和作特别保护，避免信号线出现的干扰产生非期望的复位。

对于同步复位，电路在时钟信号下对复位信号进行采样，复位信号只在时钟的跳变沿（边沿）有效；如果复位信号受到干扰，只要该干扰脉冲不出现在时钟的跳变沿，或者脉冲能量不足以使时钟采样到有效的信号，电路就不会被异常复位，这样可有效降低信号线上出现毛刺等干扰信号所产生误复位操作的概率，提高了电路的抗干扰能力。

在FPGA/CPLD设计中，如果复位信号是通过组合逻辑产生的，我们在仿真的时候经常可以看到，由于组合逻辑的竞争冒险产生的毛刺，会导致采用异步复位设计的电路被误复位；因此在设计当中要对异步复位信号进行同步化处理，避免误操作产生。

具体的做法是：设计一个专门的复位模块，它对复位信号（记为R）进行同步化处理，产生新的复位信号（记为RS），这个RS信号可作为其他模块的复位输入信号；而其他模块的电路可全部采用异步复位的设计方式；这样的设计对复位信号进行统一处理，可根据需要调整，相对灵活，需要注意的是，要尽量降低时钟边沿与复位信号R失效时刻的亚稳态出现概率。

在实际的FPGA/CPLD应用当中，会出现没有外部复位信号的情景，而FPGA/CPLD的时序设计又需要一个复位信号来使内部的寄存器初始化为设定的状态，这时候就需要通过内部逻辑产生一个内部复位信号。

3、FPGA内部自复位方法

内部自复位信号是器件上电后仅产生的信号，之后一直保持无效至器件掉电。这种性信号，产生它的数字电路自身需要一个初始的确定状态，并且需要上电后就处于该种状态；对于FPGA来说，其内部寄存器在上电后的状态是不确定的，即无法预期的，因此利用寄存器的状态来产生复位信号，不是那么可靠；但我们可以考虑FPGA的其他资源，一般FPGA内部都有RAM资源，这些RAM都可以被配置数据初始化的，也就是说当FPGA上电配置完成后，被初始化的RAM的数据内容是确定的。利用这个特点，我们就可以设计可靠的内部自复位信号。

下面给出实现方法：

1）配置一个数据长度为1位，地址长度为n位，且全部初始化为1的单口RAM；

2）设计一个针对该单口RAM的读写模块，其内部维护一个n位读指针rp和一个n位写指针wp，rp在每个时钟节拍将其值赋给wp后并加1，保证rp于wp，将单口RAM的输出数据作为复位信号，另外RAM的输入数据固定为0；这样RAM数据被先读出，然后被置为0，因此上电配置完成后经过2n个时钟节拍，RAM的数据从全1变成全0，从而实现性脉冲信号的产生。另外，通过控制地址长度n或时钟频率，就可得到所需的脉冲宽度。

4、结语

复位信号是时序电路设计的基本信号，虽然只是一个脉冲信号，但要使设计的电路可靠地工作，复位信号也是一个需认真对待的因素。

精彩推荐

至芯科技-FPGA就业培训来袭！你的选择开启你的高薪之路！3月28号北京中心开课、欢迎咨询！

Xilinx FPGA的上电模式的四种类型

FPGA时序约束：如何查看具体错误的时序路径

扫码加微信邀请您加入FPGA学习交流群

欢迎加入至芯科技FPGA微信学习交流群，这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧！

点个在看你最好看

原文标题：FPGA内部自复位电路设计方案

文章出处：【微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602966

原文标题：FPGA内部自复位电路设计方案

文章出处：【微信号：gh_9d70b445f494，微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。

过压保护电路的多种设计方案

详细介绍了过压保护电路的多种设计方案，包括稳压二极管、稳压芯片LM431、TVS管以及TL431的应用。通过分析各个电路的工作原理，探讨了不同方案的优缺点，适合不同场景的选择，特别是强

发表于 11-25 10:30 •500次阅读

FPGA复位的8种技巧

在 FPGA 设计中，复位起到的是同步信号的作用，能够将所有的存储元件设置成已知状态。在数字电路设计中，设计人员一般把全局复位作为一个外部引脚来实现，在加电的时候初始化设计。全局

发表于 11-16 10:18 •308次阅读

<b class='flag-5'>FPGA</b><b class='flag-5'>复位</b>的8种技巧

复位电路的设计问题

前言最近看advanced fpga 以及fpga设计实战演练中有讲到复位电路的设计，才知道复位电路

发表于 11-15 11:13 •153次阅读

复位电路的电容多大的复位电路设计类型有哪几种

复位电路是电子系统中的一个关键部分，它确保系统在启动或发生故障时能够正确地初始化。复位电路的设计取决于多种因素，包括系统的复杂性、所需的复位

发表于 10-21 10:24 •289次阅读

复位电路静电整改案例分享（一）——交换机复位电路

复位信号，确保单片机在上电后能够立即进入初始化状态。其中上拉电阻可以确保在未按下按钮时输入引脚上具有高电平状态，避免输入信号的浮动和噪音干扰。在选择上拉电阻时，根据具体需求和电路设计合理参数可以提高电路稳定性、

发表于 10-19 14:56 •337次阅读

STM32复位电路用复位芯片和阻容复位电路区别

STM32是一款广泛使用的微控制器，其复位电路设计对于系统的稳定性和可靠性至关重要。本文将详细介绍STM32复位电路中使用复位芯片和阻容

发表于 08-06 10:26 •1395次阅读

FPGA电路设计的一些技巧

FPGA设计有别于DSP和ARM系统，相比之下较为灵活和自由。主要是设计构思好专用管脚的电路，通用I/O的连接可以自身定义。因而，FPGA电路设计中会有一些独特的方法能够参照。

发表于 07-21 20:20

基于FPGA的CCD工业相机系统设计

基于FPGA的CCD工业相机系统设计是一个综合性的项目，它结合了硬件电路设计、FPGA编程以及图像处理技术。以下是一个详细的系统设计方案，包括设计概述、硬件架构、

发表于 07-17 11:24 •1137次阅读

FPGA同步复位和异步复位

FPGA（Field-Programmable Gate Array，现场可编程门阵列）中的复位操作是设计过程中不可或缺的一环，它负责将电路恢复到初始状态，以确保系统的正确启动和稳定运行。在F

发表于 07-17 11:12 •1506次阅读

高效大电流稳压器电路设计方案

LT1083稳压器（参见图1中的符号和引脚排列）允许调整正电压，并能高效地提供高达7.5 A的电流。内部电路设计用于输入和输出之间以高达1 V的压差工作。

发表于 04-25 11:31 •781次阅读

3KW工业变频器电路设计方案详细说明

3KW工业变频器电路设计方案详细说明

发表于 03-19 08:33 •927次阅读

基于定时器IC555的自复位报警电路

电子产品中最常见的项目之一是防盗报警器或安全报警器。如果您在互联网上搜索，则有数十个防盗或安全警报，但该电路的问题是，它没有自动复位选项，即持续发出声音，直到有人关闭系统。因此，为了解决此类问题（自

发表于 02-25 15:38 •1280次阅读

FPGA时钟内部设计方案

时钟设计方案 在复杂的FPGA设计中，设计时钟方案是一项具有挑战性的任务。设计者需要很好地掌握目标器件所能提供的时钟资源及它们的限制，需要了解不同设计技术之间的权衡，并且需要很好地掌握一系列

发表于 01-22 09:30 •628次阅读

锂电池充电电路设计方案

以下是一篇关于“锂电池充电电路图和锂电池充电电路设计方案”的文章正文，供您参考：锂电池充电电路图和锂电池充电电路设计方案 随着电子设备的普及，锂电池已成为许多设备的首选电

发表于 01-19 10:33 •699次阅读

复位电路的复位条件和复位过程

电源监测芯片复位电路：这是最常见的复位电路类型，使用专用的电源监测芯片来监测电源电压，并在电压低于或高于预设阈值时触发复位信号。

发表于 01-16 16:04 •1230次阅读