机器学习让存储器设计提速N个数量级-德赢Vwin官网网

买电脑时谁不想要个大内存呢，其他电子产品的存储器需求也是如此。大存储器对于像自动驾驶和智能设备这类被AI和ML技术加持的高性能计算应用则更加重要，因为它们通常需要实时计算结果，这个数据量可想而知。随着这类数据密集型应用日益普及，芯片开发者需要快速生成衍生设计和不同版本，才能更好地满足终端用户需求。

因此，存储器件变得容量越来越大，设计越来越复杂。在开发存储器件时，怎样做才能既满足严苛的性能、功耗、面积（PPA）目标，又能确保产品按时上市呢？

先进的存储器设计需要不一样的开发流程

当今的存储器会更多地采用2.5D/3D结构的multi-die设计，这类架构十分具有挑战性。

以完整的存储器阵列为例，在设计先进的高带宽（HBM）DRAM或3D NAND闪存芯片时必须要考虑晶粒之间的互连以及电源分配网络（PDN），以便针对PPA和硅可靠性进行优化。

传统的存储器设计和验证技术已经无法支持先进的存储器件设计了。仿真大型阵列非常耗时，并且由于周转时间过长，会导致产品上市延迟。另外，在流程后期发现设计问题时，解决问题需要使用手动迭代循环，还会进一步导致延迟。

存储器设计和验证过程的“前移”是应对上述挑战的唯一方法。存储器设计前移让开发者们可以更早地执行更好的分析，避免流程后期出现意外，并最大限度地减少迭代。

通过前移还可以避免存储器开发中影响整体周转时间和上市时间的四个关键瓶颈：宏单元特征提取、模块设计优化、版图前到版图后的仿真差距，以及定制版图设计。首先来逐一探讨下这四个瓶颈。

AI+ML，打破存储器设计瓶颈

瓶颈1：宏单元特征提取

存储器宏单元特征提取需要蒙特卡洛仿真，但在设计先进的存储器时，执行详尽蒙特卡洛仿真所需的时间和资源会大大增加，这使得其成为一个难以实现的解决方案。为了实现高西格玛特征提取并确保设计的稳健性，需要运行数十亿次的仿真。

机器学习技术恰好可以在这方面发挥作用。高精度的设计替代模型经过训练，能够预测高西格玛电路行为。通过采用该模型，可以显著减少仿真运行次数。

根据公开的案例分析，与传统方法相比，这种方法可以实现100-1000倍的加速，同时能够提供精度在1%以内的黄金SPICE结果。

瓶颈2：模块设计优化

在存储器设计项目中，导致周转时间和上市时间延长的主要因素是需要根据分析结果来迭代更改设计。传统的流程是，先决定拓扑结构，再选择晶体管尺寸和R/C值等设计参数，接着对设计进行仿真，然后是检查输出。如果结果不符合项目的PPA目标，则必须调整参数，重新进行仿真并重新评估结果。这种手动迭代循环会占用宝贵的开发资源并导致进度延误。

针对这一挑战，如果机器和算法能自动优化设计，情况会怎么样呢？

近年来，我们已经看到设计空间优化作为一个完整的人工智能驱动工作流程出现在数字设计中。人工智能代理能够自动选择器件参数，运行仿真，从结果中学习并进行微调，从而以迭代方式收敛到正确的器件参数集。

依靠AI驱动的设计优化，可以显著减少手动工作，更快地实现设计目标，速度提升好几个数量级。

瓶颈3：版图前到版图后的仿真差距

导致周转时间和上市时间延长的另一个主要迭代来源是版图前到版图后的仿真差距。开发者希望在版图之前尽可能准确地预先提取寄生参数对时序、功耗、噪声和稳定性等设计规格的影响，从而避免在从版图中提取寄生参数时出现意外。不幸的是，在传统流程中，这些类型的意外很常见，从而导致需要重复版图和仿真。

对此，解决办法是什么呢？

那就是早期寄生效应分析工作流程。通过该流程，可以准确地估算预版图和部分版图设计中的净寄生参数。根据公开的案例分析，通过使用早期寄生效应分析工作流程来预先提取寄生参数，可将设计中版图前后的时序差异从20-45%降低到0-20%。

有一项新兴技术在这方面表现出了巨大前景，那就是利用机器学习通过预测互连寄生效应来进一步增强早期寄生效应分析工作流程。

瓶颈4：定制版图

虽然加快存储器设计的仿真和分析速度是实现设计流程前移的重要一环，但是在定制版图阶段也同样有机会来减少花费的时间和精力。在存储器设计中，经常会重复出现相同的子电路拓扑。这样一来，便可以由专业开发者提取布局布线模式来创建成模板，然后其他开发者可以重复使用这些现成的模板。初级开发者可以利用这些模板，根据所需的任何设备尺寸创建新的版图。这样不仅可以节省时间，还可以让初级开发者从原始版图所体现的专业知识和经验中受益。

根据公开的案例分析，无论开发者的经验如何，通过创建和使用模板，存储器中关键vwin 电路的版图周转时间可以缩短50%以上，并且版图质量会更加一致。

机器学习技术代表着版图设计的下一个前沿，能够实现模拟布局布线自动化，并推动版图效率进一步提高。