CXL 2.0设备发现的迷人路径-德赢Vwin官网网

CXL 2.0设备发现的迷人路径

在 CXL 生态系统中，主机软件使用枚举作为发现系统中连接的 CXL 设备的第一步。

在此过程中，它会识别 CXL 生态系统中的连接设备是否是以下设备类型之一 – PCIe、CXL 1.1 或 CXL 2.0。它根据 PCIe 配置空间和 CXL 规范定义的功能和配置寄存器确定这一点。

本博客将重点介绍 CXL 2.0 设备发现。

CXL 2.0 规范在 PCIe 配置空间映射寄存器中定义了多个新的 PCIe 指定供应商特定扩展功能（DVSEC）。以下是 CXL 2.0 设备的一些强制性 DVSEC。

用于 CXL 设备的 PCIe DVSEC

用于 CXL 设备的 GPF DVSEC

用于柔性总线端口的 PCIe DVSEC

注册定位器 DVSEC

CXL 1.1 设备在枚举层次结构中显示为 RCiEP（根复杂集成终结点）设备。要使 CXL 2.0 设备对操作系统可见，必须将它们作为具有 Type0 标头的标准 PCIe 端点被发现。DVSEC ID 为“1”的 CXL DVSEC（供应商 ID 98e0）的存在有助于区分 PCIe 端点或 CXL 2.0 设备。

下图显示了复杂的 CXL 2.0 拓扑的示例，其中显示了 CXL 根端口可以连接到以下任何命名设备：

CXL 2.0 控制和状态寄存器（CSR）还利用 PCIe 配置空间和 BAR（基址寄存器）进行内存映射寄存器，从而增加了功能发现以及随后的配置控制和状态监控的复杂性。

总体而言，CXL 1.1/2.0 设备配置和状态寄存器空间非常多样化。

审核编辑：郭婷

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

操作系统

操作系统

+关注

关注
37

文章
6801

浏览量
123280
总线

总线

+关注

关注
10

文章
2878

浏览量
88051
PCIe

PCIe

+关注

关注
15

文章
1234

浏览量
82574

澜起科技PCIe 5.0/CXL 2.0 Retimer芯片实现量产

上海, 2023年1月6日 —— 澜起科技今天宣布，其PCIe 5.0/CXL 2.0 Retimer芯片成功实现量产。该芯片是澜起科技现有PCIe 4.0 Retimer产品的关键升级，可为

发表于 01-06 09:48 •1727次阅读

澜起科技PCIe 5.0/<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> Retimer芯片实现量产

一窥CXL协议

，CXL.cache扩展缓存，CXL.memory扩展存储。CXL 2.0支持热插拔、安全增强、持久内存支持、内存错误报告和遥测。CXL

发表于 09-09 15:03

一文解析CXL系统架构

CXL.mem和CXL.io。无论哪种类型，CXL.io都是不可缺少的，因为设备的发现，枚举，配置等都是由

发表于 09-14 14:24

CXL事务层的结构是由哪些部分组成的

图中的黄色部分所示。3.1.1 CXL.io端点（Endpoint）CXL设备需要支持在CXL 1.1和CXL

发表于 10-08 15:21

CXL内存协议介绍

设备内时，或当内存控制器移动到内存缓冲芯片时。CPU中的一致性引擎使用CXL.mem请求和响应与内存接口。在此配置中，CPU一致性引擎被视为CXL.mem主设备（Master），内存

发表于 11-01 15:08

一文详解CXL链路层格式的定义

错误时，CXL.cache/CXL.mem链路层支持重新传输或链路层重试（Link Layer Retry，LLR）。与PCIe不同，CXL.cache/CXL.mem序列号不会在每个

发表于 02-21 14:27

新思CXL2.0验证IP，加速连接新一代互联技术

新思科技（Synopsys）宣布推出业界首个支持Compute Express Link (CXL) 2.0的验证IP（VIP），以实现数据密集型片上系统（SoC）的性能突破。CXL是新一代开放标准

发表于 12-26 11:04 •2871次阅读

澜起科技PCIe 5.0/CXL 2.0 Retimer芯片实现量产

澜起科技今天宣布，其PCIe 5.0/CXL 2.0 Retimer芯片成功实现量产。该芯片是澜起科技现有PCIe 4.0 Retimer产品的关键升级，可为业界提供稳定可靠的高带宽、低延迟PCIe 5.0/ CXL

发表于 01-06 15:07 •1344次阅读

使用经过验证的CXL IDE构建安全芯片

CXL 2.0规范为 CXL.io 和CXL.cache/CXL.mem协议引入了IDE原理图。CXL

发表于 05-25 16:41 •1362次阅读

访问CXL 2.0设备中的内存映射寄存器

规范将内存映射寄存器链接在设备的 BAR（基址范围）中。在本博客中，我们将重点介绍如何访问 CXL 2.0 规范内存映射寄存器。

发表于 05-25 16:56 •1998次阅读

CXL设备类型简介

CXL 在主机 CPU 和设备（如硬件加速器）之间具有相干内存访问功能，通过利用 PCIe 架构的高级功能，满足下一代设计中处理数据和计算密集型工作负载的要求。

发表于 05-26 10:12 •1746次阅读

关于CXL的功能与特性详解

CXL.io 和CXL.cache 是CXL 协定中的两个子协定，它们的功能和用途有所不同，主要是为了引入非对称的概念；CXL.io 类似于PCIe 的事件（event），主要用于初始

发表于 11-22 15:43 •1211次阅读

解码CXL存储器扩展设备（上）

解码CXL存储器扩展设备（上）

发表于 12-04 15:33 •423次阅读

佰维公司成功推出支持CXL 2.0规范的CXL DRAM内存扩展模块

　　近日，国内知名存储器制造企业佰维科技股份有限公司(以下简称“佰维”)欣然宣告，其在DRAM技术领域取得了重要突破——成功研发并量产了符合CXL 2.0规范的CXL DRAM内存扩展模块。这不仅对于我国信息技术创新有着重大意义

发表于 12-27 11:41 •720次阅读

研华科技推出SQRAM CXL 2.0 Type 3内存模块SQR-CX5N

10月15日最新消息，研华科技（Advantech）于昨日正式揭晓了其最新研发的SQRAM CXL 2.0 Type 3 内存模块——SQR-CX5N。该模块遵循EDSFF E3.S 2T标准，拥有

发表于 10-15 15:28 •450次阅读