以更低的系统成本实现更高的移动存储性能-德赢Vwin官网网

以更低的成本获得更高的存储性能可能会在存储设备的设计中造成瓶颈。为了实现更高的性能，设备必须使用片上DRAM，这增加了总体成本。这就是统一内存扩展（UME），JEDEC规范的出现。它被定义为 JEDEC UFS（通用闪存）规范的扩展。JEDEC UFS设备使用NAND闪存技术进行数据存储。统一内存（UM）允许用户将部分主机内存用作设备的内部存储器。由于主机内存已经以大容量提供，因此此机制为设备提供了更大的空间，以用作写入缓冲区（WB）缓存或存储逻辑到物理（L2P）地址转换表等信息。UM 区域在物理上位于主机端，但最终属于设备，从而取代了设备集成的 RAM，并降低了总体成本。较大的空间可用性意味着设备可以存储大量 L2P 表信息的 WB，从而提高存储性能。

UFS 设备使用扩展的 UFS 传输协议（UTP）定义与 UFS 主机通信。每当设备要覆盖 UM 区域中的数据时，都会通过 WB 刷新操作将其写入非易失性存储器，如下所示。

UM 可能包含下面列出的大多数缓存。设备将根据需要更新这些缓存，以便主机和设备具有相同的数据。

L2P 表缓存

WB 缓存

L2P 表缓存标签

WB 缓存标签

统一内存初始化和配置

通过对 dUMAreaSize 属性进行编程，将可用的 UM 区域空间传送到设备。它还将通过 bMaxUMPIURequests 属性传达支持的未完成 UM 请求数，通过同时处理多个 UM 请求来提高性能。主机通过设置 fUM 标志来启用 UM 操作，并轮询该标志，直到设备将其清除。

L2P 表操作

设备将读取主机端存在的 L2P 表缓存标记，并将其与自己的副本进行比较。如果发生缓存命中，设备将读取 L2P 表缓存行，否则它将使用新的 L2P 表缓存标记和行更新主机缓冲区，如下所示。仅当更新设备端 L2P 缓存时，才需要执行此操作。

统一内存读/写操作

当主机发送写入请求时，设备将启动 L2P 缓存操作（如果适用）。然后它将读取 WB 标签进行检查。如果发生高速缓存冲突和脏污，则应在 SCSI 数据阶段（从系统内存复制到 UM）之前刷新 WB 行。当主机发送读取请求时，设备将启动 L2P 缓存操作（如果适用）。然后它将读取 WB 标签进行检查。如果缓存命中，它将请求从 UM 复制到系统内存，否则设备将通过“数据输入”UPIU（UFS 协议信息单元）将数据发送到主机。

统一内存的优势

UM 的访问速度远高于非易失性存储器。在访问 L2P 信息时，如果存在缓存未命中，非 UM 方法需要从非易失性存储器中获取此信息。相反，UME方法可以从系统内存中提供此功能，从而将L2P表访问时间缩短十倍。

UM 提供的缓冲区多于设备集成的 RAM;因此，可以存储更多的L2P信息，从而降低缓存未命中率。

统一内存的缺点

主机维护两个内存副本，而不是指向 UM 内存的系统内存。

与设备集成的 RAM 相比，UM 访问的延迟可能更高且更不稳定;但是，除了 UM 区域使用之外，系统可能会通过使用较小的 RAM 来权衡。这可以降低成本，同时为某些读/写访问保留较长的响应时间。

UM 提供空间来存储大量 WB 和 L2P 数据，从而实现更高的性能。因此，不需要大量的设备集成RAM，这有助于降低系统成本和读取延迟。

审核编辑：郭婷

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

DRAM

DRAM

+关注

关注
40

文章
2311

浏览量
183438
NAND

NAND

+关注

关注
16

文章
1681

浏览量
136117
存储器

存储器

+关注

关注
38

文章
7484

浏览量
163759

嵌入式存储器意法半导体FD-SOI性能大升

意法半导体独有的FD-SOI技术配备嵌入式存储器，有望突破更高性能，以实现更低工作功耗和更低待机

发表于 11-09 08:54 •1380次阅读

怎样使移动电话存储子系统的功耗降至最低

128Mb的低成本存储器替代方案。同样，传统无线平台制造商也能通过少量修改，就能利用CellularRAM延长以语音为中心应用的电话原本六到九个月的产品生命周期，并且获得比SRAM更高

发表于 10-08 15:53

更高的集成度、更低的成本需要更深入的系统理解

、更高的速度和性能，同时还要求更低的功耗预算、更小的尺寸以及更低的成本。各大数据转换器厂商通过制造更多集成了其他电路组件的数据转换器对这些需

发表于 09-26 10:55

低成本高性能宽带光载无线系统

随着话音业务的成熟，对IP 和高速数据业务的支持已经成为移动通信系统演进的方向，也成为第3代移动通信系统的主要业务特征。然而，2G/3G 网络对数据业务的支持有广域低速的特征，为了

发表于 06-12 06:47

基于Spartan-3 FPGA的高性能DSP功能实现

所有低成本的FPGA都以颇具吸引力的价格提供基本的逻辑性能，并能满足广泛的多用途设计需求。然而，当考虑在FPGA构造中嵌入DSP功能时，必须选择高端FPGA以获得诸如嵌入式乘法器和分布式存储

发表于 06-27 06:12

如何低成本实现基站升级建设？

运营商的3G建设已经进入深度覆盖和精细优化阶段，以更低的成本实现网络效率的更大化成为趋势。基站建设成本是

发表于 08-14 07:46

进阶的电动两轮车：更低成本，更高性能的BMS解决方案

（》16S）两类。电动自行车电动自行车通常为16S及其以下的电池包。以16S电动自行车电池包为例，下图是一个典型的基于TI产品的BMS解决方案。关键器件采用了TI的最新产品，具有更低成本的同时具备更高

发表于 12-12 08:00

以更低的功率输入得到更高的功率输出

当今世界，设计师们似乎永远不停地追求更高效率。我们希望以更低的功率输入得到更高的功率输出！更高的系统

发表于 12-20 14:09 •1367次阅读

对更高的集成度、更低的成本需要更深入的系统的理解

发展趋势，要求模数 (ADC) 转换器和数模 (DAC) 转换器具有更多的通道数、更高的速度和性能，同时还要求更低的功耗预算、更小的尺寸以及更低的

发表于 11-21 17:07 •1383次阅读

如何设计可靠性更高、尺寸更小、成本更低的高电压系统解决方案

如何设计可靠性更高、尺寸更小、成本更低的高电压系统解决方案

发表于 10-28 11:59 •0次下载

进阶的电动两轮车——更低成本，更高性能的BMS解决方案

进阶的电动两轮车——更低成本，更高性能的BMS解决方案

发表于 10-28 12:00 •3次下载

虹科电源测试系统，实现更高的测试密度和更低的测试成本

虹科电源测试系统ATE升级实现更高的测试密度和更低的测试成本01高密度精度测量单元HK-HDPMU在单板上提供多达192个额外的独立参数测量

发表于 09-04 16:22 •626次阅读

创建更低延迟和更高效率的 5G 系统

创建更低延迟和更高效率的 5G 系统 5G 是新型信息基础设施的基石，通过实现更低延迟和更高数据

发表于 11-08 08:21 •397次阅读

使用TPS25961获得性能更高、空间更小、成本更低的保护功能

德赢Vwin官网网站提供《使用TPS25961获得性能更高、空间更小、成本更低的保护功能.pdf》资料免费下载

发表于 09-09 09:31 •0次下载

24W电源芯片U6120D实践更高的性能与更低的成本

24W电源芯片U6120D 实践更高的性能与更低的成本 STEP01 芯片绿色节能模式‌是指通过优化芯片设计和技术手段，以减少芯片在运行过程

发表于 11-27 11:00 •250次阅读