SiC外延工艺基本介绍-德赢Vwin官网网

来源：碳化硅研习社

外延层是在晶圆的基础上，经过外延工艺生长出特定单晶薄膜，衬底晶圆和外延薄膜合称外延片。其中在导电型碳化硅衬底上生长碳化硅外延层制得碳化硅同质外延片，可进一步制成肖特基二极管、MOSFET、 IGBT 等功率器件，其中应用最多的是4H-SiC 型衬底。

由于碳化硅功率器件与传统硅功率器件制作工艺不同，不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额外生长高质量的外延材料，并在外延层上制造各类器件，所以外延的质量对器件的性能是影响非常大。不同的功率器，它的性能的提高也对外延层的厚度、掺杂浓度以及缺陷提出了更高要求。

图1.单极型器件外延层的掺杂浓度和厚度与阻断电压关系曲线

碳化硅外延层的制备方法主要有：蒸发生长法;液相外延生长(LPE);分子束外延生长(MBE);化学气相沉积(CVD)。

这里对这几种制备方法做了一个基本的总结，见表1。化学气相沉积(CVD)法是目前工厂大批量生产用的主要方法。

制备方法	工艺的优点	工艺的缺点
液相外延生长（LPE）	设备需求简单并且成本较低的生长方法。	很难控制好外延层的表面形貌。设备不能同时外延多片晶圆，限制了批量生产。
分子束外延生长（MBE）	可以在低生长温度下生长不同的 SiC 晶型外延层	设备真空要求度很高，成本高昂。生长外延层速率慢
化学气相沉积（CVD）	工厂批量生产最主要的方法。生长厚外延层时能够对生长速率精确控制	SiC 外延层仍然存在各种缺陷，从而对器件特性造成影响，所以针对 SiC 的外延生长工艺需要进行不断的优化
蒸发生长法	使用和SiC拉晶同样的设备，工艺和拉晶稍微有区别。设备成熟，成本低	SiC 的蒸发不均匀，很难利用其蒸发生长出较高质量的外延层

表1. 外延层主要制备方法的比较

在有一定倾斜角度的偏轴{0001}衬底上，如图2(b)示意图，台阶面的密度很大而且台阶面很小，晶体成核不容易在台阶面上发生，多发生在台阶的并入点出，这里只存在一种成核键位。所以外延层可以完美地复制衬底的堆垛次序，消除多型体共存的问题。

图2. 4H-SiC台阶控制外延法的物理过程示意图

图3. 4H-SiC台阶控制外延法CVD生长临界条件

图4. 4H-SiC外延中不同硅源下的生长速率比较

目前在中低压应用领域(比如1200伏器件)，碳化硅外延的技术相对成熟。它的厚度均匀性、掺杂浓度均匀性以及缺陷分布可以做到相对较优的水平，基本可以满足中低压 SBD、MOS、JBS 等器件需求。

但在高压领域，目前外延片需要攻克的难关还很多。比如10000伏的器件需要的外延层厚度为100μm左右，该外延层的厚度和掺杂浓度均匀性比低压器件的外延层差很多，尤其是掺杂浓度的均匀性，同时它的三角缺陷也破坏了器件的整体性能。在高压应用领域，器件的类型趋向于使用双极器件，对外延层的的少子寿命要求比较高，也需要优化工艺来提高少子寿命。

当前国内外延主要以 4 英寸和 6 英寸为主，大尺寸碳化硅外延片占比逐年递增。碳化硅外延尺寸主要受制于碳化硅衬底尺寸，当前 6 英寸碳化硅衬底已经实现商用，因此碳化硅衬底外延也逐渐从 4 英寸向 6 英寸过渡。

随着碳化硅衬底制备技术的提升及产能扩张，碳化硅衬底价格正在逐步降低。在外延片价格构成中，衬底占据了外延 50%以上的成本，随着衬底价格的下降，碳化硅外延价格也有望降低。

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

MOSFET

MOSFET

+关注

关注
147

文章
7156

浏览量
213126
晶圆

晶圆

+关注

关注
52

文章
4890

浏览量
127929
工艺

工艺

+关注

关注
4

文章
592

浏览量
28779
SiC

SiC

+关注

关注
29

文章
2804

浏览量
62603
碳化硅

碳化硅

+关注

关注
25

文章
2748

浏览量
49014

原文标题：SiC外延工艺基本介绍

文章出处：【微信号：汽车半导体情报局，微信公众号：汽车半导体情报局】欢迎添加关注！文章转载请注明出处。

半导体制造之外延工艺详解

外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。

发表于 02-13 14:35 •1.5w次阅读

SiC外延层的缺陷控制研究

探索SiC外延层的掺杂浓度控制与缺陷控制，揭示其在高性能半导体器件中的关键作用。

发表于 01-08 09:35 •1997次阅读

<b class='flag-5'>SiC</b><b class='flag-5'>外延</b>层的缺陷控制研究

全SiC功率模块介绍

从本文开始进入新的一章。继SiC概要、SiC-SBD（肖特基势垒二极管）、SiC-MOSFET之后，来介绍一下完全由SiC功率元器件组成的

发表于 11-27 16:38

启用PowerFill外延硅工艺的电源设备

启用PowerFill外延硅工艺的电源设备　ASM International推出了其PowerFill的外延硅（Epi Si）沟槽填充工艺。新

发表于 01-23 08:35 •586次阅读

采用PowerFill外延硅工艺的电源器件

采用PowerFill外延硅工艺的电源器件　ASM International推出了其PowerFill的外延硅（Epi Si）沟槽填充工艺。新

发表于 01-25 09:17 •574次阅读

沟槽型SiC MOSFET工艺流程及SiC离子注入

在提高 SiC 功率器件性能方面发挥重要作用的最重要步骤之一是器件制造工艺流程。SiC功率器件在用作n沟道而不是p沟道时往往表现出更好的性能;为了获得更高的性能，该器件需要在低电阻率的 p 型衬底上

发表于 10-27 09:35 •6967次阅读

氮化镓外延片工艺介绍氮化镓外延片的应用

氮化镓外延片生长工艺较为复杂，多采用两步生长法，需经过高温烘烤、缓冲层生长、重结晶、退火处理等流程。两步生长法通过控制温度，以防止氮化镓外延片因晶格失配或应力而产生翘曲，为目前全球氮化镓外延

发表于 02-05 14:50 •5555次阅读

氮化镓外延片工艺流程介绍外延片与晶圆的区别

氮化镓外延片工艺是一种用于制备氮化镓外延片的工艺，主要包括表面清洗、氮化处理、清洗处理、干燥处理和检测处理等步骤。

发表于 02-20 15:50 •1.3w次阅读

SiC外延片是SiC产业链条的核心环节吗？

碳化硅功率器件与传统硅功率器件制作工艺不同，不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额外生长高质量的外延材料，并在外延层上制造各类器件。

发表于 08-03 11:21 •461次阅读

SiC外延片测试需要哪些分析

对于掺杂的SiC外延片，红外光谱测量膜厚为通用的行业标准。碳化硅衬底与外延层因掺杂浓度的不同导致两者具有不同的折射率，因此试样的反射光谱会出现反映外延层厚度信息的连续干涉条纹。

发表于 08-05 10:31 •2022次阅读

SiC外延片制备技术解析

碳化硅功率器件与传统硅功率器件制作工艺不同，不能直接制作在碳化硅单晶材料上，必须在导通型单晶衬底上额外生长高质量的外延材料，并在外延层上制造各类器件。

发表于 08-15 14:43 •1848次阅读

什么是外延工艺？什么是单晶与多晶？哪些地方会涉及到外延工艺？

外延工艺的介绍，单晶和多晶以及外延生长的方法介绍。

发表于 11-30 18:18 •3525次阅读

分子束外延(MBE)工艺及设备原理介绍

分子束外延(Molecular beam epitaxy，MBE)是一种在超高真空状态下，进行材料外延技术，下图为分子束外延的核心组成，包括受热的衬底和释放到衬底上的多种元素的分子束。

发表于 01-15 18:12 •5341次阅读

SiC外延生长技术的生产过程及注意事项

SiC外延生长技术是SiC功率器件制备的核心技术之一，外延质量直接影响SiC器件的性能。目前应用较多的S

发表于 11-14 14:46 •323次阅读

SiGe外延工艺及其在外延生长、应变硅应用及GAA结构中的作用

本文介绍SiGe外延工艺及其在外延生长、应变硅应用以及GAA结构中的作用。在现代半导体技术中，随着器件尺寸的不断缩小，传统的硅基材料逐渐难以满足高性能和低功耗的需求。SiGe（硅

发表于 12-20 14:17 •95次阅读