麻省理工华裔研究出2D晶体管，轻松突破1nm工艺！-德赢Vwin官网网

众所周知，***作为芯片生产过程中的最主要的设备之一，其重要性不言而喻。

先进的制程工艺完全依赖于先进的***设备，比如现阶段台积电最先进的第二代 3nm 工艺，离不开 EUV ***。

然而，前不久麻省理工学院（MIT）华裔研究生朱家迪突破了常温条件下由二维（2D）材料制造成功的原子晶体管，每个晶体管只有 3 个原子的厚度，堆叠起来制成的芯片工艺将轻松突破 1nm。

目前的半导体芯片都是在晶圆上通过光刻/蚀刻等工艺加工出来的三维立体结构，所以堆叠多层晶体管以实现更密集的集成是非常困难的。

而且，现在先进制程工艺的发展似乎也在 1~3nm 这里出现了瓶颈，所以不少人都认为摩尔定律到头了。

但是由超薄 2D 材料制成的半导体晶体管，单个只有 3 个原子的厚度，可以大量堆叠起来制造更强大的芯片。

正因如此，麻省理工学院的研究人员研发并展示了一种新技术，可以直接在硅芯片上有效地生成二维过渡金属二硫化物（TMD）材料层，以实现更密集的集成。

但是，直接将 2D 材料生成到硅 CMOS 晶圆上有一个问题，就是这个过程通常需要约 600 摄氏度的高温，但硅晶体管和电路在加热到 400 摄氏度以上时可能会损坏。

这次麻省理工学院（MIT）华裔研究生朱家迪等人的研究成果就是，开发出了一种不会损坏芯片的低温生成工艺，可直接将 2D 半导体晶体管集成在标准硅电路之上。

此外，这位华裔研究生的新技术还有两个优势：拥有更好的工艺+减少生成时间。

之前研究人员是先在其他地方生成 2D 材料，然后将它们转移到晶圆上，但这种方式通常会导致缺陷，进而影响设备和电路的性能，而且在转移 2D 材料时也非常困难。

相比之下，这种新工艺会直接在整个 8 英寸晶圆上生成出光滑、高度均匀的材料层。

其次就是能够显著减少生成 2D 材料所需的时间。以前的方法需要超过一天的时间来生成 2D 材料，新方法则将其缩短到了一小时内。

“使用二维材料是提高集成电路密度的有效方法。我们正在做的就像建造一座多层建筑。如果你只有一层，这是传统的情况，它不会容纳很多人。但是随着楼层的增加，大楼将容纳更多的人，从而可以实现惊人的新事物。”

朱家迪在论文中这样解释，“由于我们正在研究的异质集成，我们将硅作为第一层，然后我们可以将多层 2D 材料直接集成在上面。”

随着 ChatGPT 的兴起，带动了人工智能产业的蓬勃发展，AI 的背后就需要强大的硬件算力支持，也就是芯片。

该技术不需要***就可以使芯片轻松突破 1nm 工艺，也能大幅降低半导体芯片的成本，如果现阶段的***技术无法突破 1nm 工艺的话，那么这种新技术将从***手中拿走接力棒，届时***也将走进历史~

审核编辑：李倩

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

芯片

芯片

+关注

关注
455

文章
50714

浏览量
423113
半导体

半导体

+关注

关注
334

文章
27286

浏览量
218038
晶体管

晶体管

+关注

关注
77

文章
9682

浏览量
138073

原文标题：光刻机将成为历史！麻省理工华裔研究出 2D 晶体管，轻松突破 1nm 工艺！

文章出处：【微信号：robotqy，微信公众号：机械自动化前沿】欢迎添加关注！文章转载请注明出处。

IBM与Rapidus在多阈值电压GAA晶体管技术的新突破

Rapidus 的 2nm 制程生产流程之中。 IBM 宣称，当制程推进到 2nm 阶段时，晶体管的结构会从长久以来所采用的 FinFET（鳍式场效应晶体管）转换为 GAAFET（全

发表于 12-12 15:01 •154次阅读

MOSFET晶体管的工艺制造流程

本文通过图文并茂的方式生动展示了MOSFET晶体管的工艺制造流程，并阐述了芯片的制造原理。 MOSFET的工艺流程芯片制造工艺流程包括光刻、刻蚀、扩散、薄膜、离子注入、化学机械研

发表于 11-24 09:13 •838次阅读

MOSFET<b class='flag-5'>晶体管</b>的<b class='flag-5'>工艺</b>制造流程

麻省理工学院研发全新纳米级3D晶体管,突破性能极限

11月7日，有报道称，美国麻省理工学院的研究团队利用超薄半导体材料，成功开发出一种前所未有的纳米级3D晶体管。这款晶体管被誉为迄今为止最小的

发表于 11-07 13:43 •357次阅读

麻省理工学院推出新型机器人训练模型

近日，据TechCrunch报道，麻省理工学院的研究团队展示了一种创新的机器人训练模型，该模型突破了传统模仿学习方法的局限，不再依赖标准数据集，而是借鉴了大型语言模型（LLM）如GPT-4等所使用的大规模信息处理方式，为机器人学

发表于 11-04 14:56 •484次阅读

CMOS晶体管的尺寸规则

CMOS晶体管尺寸规则是一个复杂且关键的设计领域，它涉及到多个方面的考量，包括晶体管的性能、功耗、面积利用率以及制造工艺等。以下将从CMOS晶体管的基本结构、尺寸对性能的影响、设计规则

发表于 09-13 14:10 •1677次阅读

NMOS晶体管和PMOS晶体管的区别

NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管（MOSFET）类型，它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管

发表于 09-13 14:10 •3069次阅读

2D多鳍FETs的高密度集成，搭台引导外延的科技突破！

挑战，包括短通道效应、界面缺陷和非均匀静电控制等问题。为了应对这些挑战，学术界和产业界开始关注二维（2D）半导体材料的潜力，这些材料具有原子平坦的表面和优异的电子特性。在此背景下，研究人员开始探索利用2D材料构建3

发表于 09-03 14:31 •264次阅读

GaN晶体管和SiC晶体管有什么不同

GaN（氮化镓）晶体管和SiC（碳化硅）晶体管作为两种先进的功率半导体器件，在电力电子、高频通信及高温高压应用等领域展现出了显著的优势。然而，它们在材料特性、性能表现、应用场景以及制造工艺等方面存在诸多不同。以下是对这两种

发表于 08-15 11:16 •833次阅读

微电子所在《中国科学：国家科学评论》发表关于先进CMOS集成电路新结构晶体管的综述论文

，晶体管结构创新成为了技术发展的主要路径，从平面晶体管演进到鳍式场效应晶体管，再到最新3nm技术节点下的堆叠纳米沟道全环绕栅极FET（GAAFET），通过

发表于 05-31 17:39 •434次阅读

《麻省理工科技评论》洞察与思特沃克发布最新报告

——明智的决策是企业数据现代化的首要目标北京2024年5月29日 /美通社/ -- 近日，《麻省理工科技评论》洞察最新报告探讨了企业数据战略和现代化计划与整体业务战略不一致，以及过于狭隘地专注于

发表于 05-29 17:31 •315次阅读

基于MAXWELL 2D 的永磁电机研究

德赢Vwin官网网站提供《基于MAXWELL 2D 的永磁电机研究.pdf》资料免费下载

发表于 04-23 14:18 •7次下载

麻省理工与Adobe新技术DMD提升图像生成速度

2023年3月27日，据传，新型文生图算法虽然使得图像生成无比逼真，但奈何运行速度较慢。近期，美国麻省理工学院联合Adobe推出新型DMD方法，仅略微牺牲图像质量就大幅度提高图像生成效率。

发表于 03-27 14:17 •510次阅读

麻省理工学院开发出新的RFID标签防篡改技术

虽然RFID标签广泛应用于各种场景，但安全性一直是其难以回避的问题。不法分子可以轻松复制或剥离这些电子标签，将赝品伪装成正品，欺骗消费者和认证系统。然而，麻省理工的新发明为这一问题提供了有效

发表于 02-22 11:30 •614次阅读

晶体管Ⅴbe扩散现象是什么？

是，最大输出电流时产生0.2 V压降。功率场效应管可以无需任何外接元件而直接并联，因为其漏极电流具有负温度系数。 1、晶体管的Vbe扩散现象是什么原理，在此基础上为什么要加电阻？ 2、

发表于 01-26 23:07

有什么方法可以提高晶体管的开关速度呢？

在其内部移动的时间越短，从而提高开关速度。因此，随着技术的进步，晶体管的尺寸不断缩小。例如，从70纳米（nm）缩小到现在的7纳米。 2. 新材料：研究人员一直在

发表于 01-12 11:18 •1257次阅读

搜索历史

麻省理工华裔研究出2D晶体管，轻松突破1nm工艺！

评论

IBM与Rapidus在多阈值电压GAA晶体管技术的新突破

MOSFET晶体管的工艺制造流程

麻省理工学院研发全新纳米级3D晶体管,突破性能极限

麻省理工学院推出新型机器人训练模型

CMOS晶体管的尺寸规则

NMOS晶体管和PMOS晶体管的区别

2D多鳍FETs的高密度集成，搭台引导外延的科技突破！

GaN晶体管和SiC晶体管有什么不同

微电子所在《中国科学：国家科学评论》发表关于先进CMOS集成电路新结构晶体管的综述论文

《麻省理工科技评论》洞察与思特沃克发布最新报告

基于MAXWELL 2D 的永磁电机研究

麻省理工与Adobe新技术DMD提升图像生成速度

麻省理工学院开发出新的RFID标签防篡改技术

晶体管Ⅴbe扩散现象是什么？

有什么方法可以提高晶体管的开关速度呢？