Virtual Input/Output IP核的几个重要参数-德赢Vwin官网网

Virtual Input/Output IP核的几个重要参数

大家好！今日给大家介绍下Virtual Input/Output IP 核的几个重要参数。

VIO内核是一个可定制的内核，可以实时监控和驱动内部FPGA 信号。与ILA内核不同，不需要片内或片外RAM。

•组件名称–使用此文本字段为VIO核心提供唯一的模块名称。

•Input Probe Count（输入探针计数）–使用此文本字段选择VIO内核上的输入探针端口数。Vivado IDE中使用的有效范围是0到64。如果需要64个以上的输入探测端口，则需要使用以下Tcl命令在生成VIO内核之前配置它。例如，set_property-dict[list CONFIG.C_NUM_probe_IN{250}][get_ips VIO_0]。

注：至少需要指定一个输入或输出探测端口。

•输出探针计数–使用此文本字段选择VIO内核上的输出探针端口数。Vivado IDE中使用的有效范围是0到64。如果需要64个以上的输出探测端口，则需要使用以下Tcl命令在生成VIO内核之前配置。例如，set_property-dict[list CONFIG.C_NUM_probe_OUT{250}][get_ips VIO_0]。

注：至少需要指定一个输入或输出探测端口。

•probe_in Ports面板–每个probe_in Ports面板最多有16个端口。

•Probe Width（探针宽度）–使用Probe Wighth（探针长度）字段设置每个探针端口的宽度。有效宽度范围为1到256位宽。

•probe_out端口面板–每个probe_out-Ports面板最多有16个端口。

•Probe Width（探针宽度）–使用Probe Wighth（探针长度）字段设置每个探针端口的宽度。有效宽度范围为1到256位宽。

•初始值–使用初始值字段将输出探针端口的初始值设置为特定值。该值将以带“0x”前缀的十六进制格式指定。

左右滑动查看：

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602958
Virtual

Virtual

+关注

关注
0

文章
23

浏览量
12263
端口

端口

+关注

关注
4

文章
963

浏览量
32051
IP核

IP核

+关注

关注
4

文章
327

浏览量
49485
Output

Output

+关注

关注
0

文章
31

浏览量
10487

原文标题：IP核使用 | Virtual Input/Output （VIO）

文章出处：【微信号：fpga加油站，微信公众号：fpga加油站】欢迎添加关注！文章转载请注明出处。

FPGA的IP软核使用技巧

FPGA的IP软核使用技巧主要包括以下几个方面：理解IP软核的概念和特性： IP软

发表于 05-27 16:13

IP核简介

参数的模块,让其它用户可以直接调用这些模块,以避免重复劳动。随着CPLD/FPGA的规模越来越大,设计越来越复杂,使用IP核是一个发展趋势。许多公司推荐使用现成的或经过测试的宏功能模块、IP

发表于 07-06 14:15

IP核简介

IP核简介IP核是指：将一些在数字电路中常用但比较复杂的功能块,如FIR滤波器、SDRAM控制器、PCI接口等等设计成可修改参数的模块,让其

发表于 07-15 14:46

LCD的通用驱动电路IP核设计

划分为几个主要模块，分别介绍各个模块的功能，用VHDL语言对其进行描述，用FPGA实现并通过了仿真验证。该IP核具有良好的移植性，可驱动不同规模的LCD电路。　　关键词：LCD；驱动电路；I

发表于 08-12 12:28

关于fpga的IP核

quartus ii9.0创建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）这些文件都有用吗，想在其他工程里调用这些IP核，这

发表于 07-02 17:20

ISE中，调用FIFO IP核遇到的问题？

fifo IP核 fifo_uart fifo_uut(.clk(clk), // input clk.rst(rst_n), // input rst.din(wr_data_in

发表于 09-14 11:36

【锆石A4 FPGA试用体验】IP核之PLL（一）新建IP核

通过Quartus II 软件创建PLL IP核。首先，要新建一个工程，这个方法在之前的帖子中已经发过，不会的可以查看前面的相关帖子。创建好自己的工程：打开如下的菜单

发表于 09-23 21:44

【锆石A4 FPGA试用体验】IP核之RAM（一）创建与配置

有效时，才可以读取RAM中的数据。还记得这里的 q’ output port么，这里选择上了，也可以去掉。配置好后，点击“Finish”，勾选择RAM_inst.v。之后，在顶层模块中实现RAM IP核

发表于 10-01 11:07

玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成

传递这些参数。如前面led_controller_0的IP添加，我们分别添加另外2个IP核led_controller_1和led_controller_2，设置它们的LED闪烁频率

发表于 09-20 11:35

使用Vivado调用ROM IP核

　　本例程主要使用Vivado 调用ROM IP核，用含有正弦曲线的.coe文件初始化ROM，最终通过仿真实现波形的显示　　一、首先建立工程　　　　　　二、选择芯片的型号　　我

发表于 01-08 17:16

【正点原子DFPGL22G开发板体验】内置IP核使用体验-PLL之呼吸灯

(clk_25m_75) // output); Endmodule 例化新建ip_pll.v 文件作为顶层文件,例化pllmodule ip_pll(input sys_clk ,

发表于 02-09 23:21

Input and Output Capacitor Sel

ABSTRACTWhen designing with switching regulators, application requirements determine howmuch input

发表于 11-16 17:05 •36次下载

GMII to RGMII IP核的一些参数

大家好！今天给大家介绍一下GMII to RGMII IP 核的一些参数的含义。其他IP核参数请

发表于 05-25 09:30 •4280次阅读

MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet MAX14906: Quad-Channel Industrial Digital Output, Digital Input D

德赢Vwin官网网为你提供ADI(ADI)MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet相关产品参数

发表于 10-13 18:44

verilog中input和output作用

在Verilog中，input和output用于定义模块的输入和输出端口。它们是用于通信的关键元素，定义了模块与其它模块之间的数据传输接口。通过input和output端口，模块之间可

发表于 02-23 10:29 •3142次阅读

搜索历史

Virtual Input/Output IP核的几个重要参数

评论

FPGA的IP软核使用技巧

IP核简介

IP核简介

LCD的通用驱动电路IP核设计

关于fpga的IP核

ISE中，调用FIFO IP核遇到的问题？

【锆石A4 FPGA试用体验】IP核之PLL（一）新建IP核

【锆石A4 FPGA试用体验】IP核之RAM（一）创建与配置

玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成

使用Vivado调用ROM IP核

【正点原子DFPGL22G开发板体验】内置IP核使用体验-PLL之呼吸灯

Input and Output Capacitor Sel

GMII to RGMII IP核的一些参数

MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet MAX14906: Quad-Channel Industrial Digital Output, Digital Input D

verilog中input和output作用