时钟抖动会影响建立时间和保持时间违例吗？-德赢Vwin官网网

首先，我们需要理解什么是时钟抖动。简而言之，时钟抖动（Jitter）反映的是时钟源在时钟边沿的不确定性（Clock Uncertainty）。例如，假定我们现在有一个频率为100MHz的时钟，那么时钟周期就是10ns，理想情况下，时钟的上升沿将会出现在0ns，10ns，20ns……基于此，如果已知时钟上升沿出现在30ns，这样我们就可以得出下一个上升沿将会出现在40ns。但实际情况是，下一个上升沿很可能介于39.9ns到40.1ns之间。也就是说，有0.1ns对时钟周期构成了影响。就FPGA设计而言，对于抖动我们理解这么多就足够了。

接下来我们看一下时钟抖动对时序性能的影响。以经典的单周期时序路径为例（收发时钟为同一个时钟且建立时间Requirement为一个时钟周期），如下图所示。

就建立时间而言，基于静态时序分析（STA）理论，假定数据发起沿为下图边沿1，那么捕获沿将是边沿3。如果边沿1出现在20ns这一时刻，那么边沿3可能出现在以下两个时刻：

20+Clock Period+Jitter

20+Clock Period-Jitter

考虑最坏情况，我们应该按照20+Clock Period-Jitter来评估建立时间裕量。换言之，实际的时钟周期为Clock Period-Jitter。

再看保持时间，发起沿和捕获沿都是边沿1，或都是边沿3，即发起沿和捕获沿是同一时钟的同一个上升沿，故抖动不会对保持时间裕量产生影响。

基于此，我们可以得出如下结论：对于发送时钟和接收时钟是同一时钟的单周期路径，时钟抖动对建立时间有负面影响，但对保持时间没有影响。这一点，在Vivado的时序报告中也可以看到。如下图所示，图中左侧为建立时间时序报告，可以看到Clock Uncertainty，而右侧为保持时间时序报告，是没有Clock Uncertainty。

如果发送时钟和接收时钟是不同时钟呢？假定发送时钟为200MHz，接收时钟为100MHz，两者由同一个MMCM生成，故二者为同步时钟。两者之间的跨时钟域路径可采按多周期路径进行约束。毋庸置疑，抖动仍然会对建立时间有负面影响。对于保持时间，发起沿是200MHz时钟的上升沿，捕获沿是100MHz的上升沿，不是同一个边沿，故要将100MHz的时钟抖动考虑在内。

根据保持时间的定义：数据被时钟有效沿采样到之后仍要稳定保持一段时间，这个时间即为保持时间。考虑最坏情况，抖动使得时钟采样沿后移，意味着数据需要保持更长的时间即Th+Jitter。因此，此时，抖动对保持时间也是一种恶化。这一点在Vivado的时序报告中也会有所体现。

审核编辑：刘清

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA设计

FPGA设计

+关注

关注
9

文章
428

浏览量
26505
时钟抖动

时钟抖动

+关注

关注
1

文章
62

浏览量
15922
STA

STA

+关注

关注
0

文章
51

浏览量
18958

原文标题：时钟抖动会影响建立时间和保持时间违例吗？

文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。

静态时序之建立时间和保持时间分析

静态时序分析包括建立时间分析和保持时间分析。建立时间设置不正确可以通过降低芯片工作频率解决，保持时间

发表于 08-22 10:38 •4272次阅读

芯片设计进阶之路—从CMOS到建立时间和保持时间

建立时间(setup time)和保持时间(hold time)是时序分析中最重要的概念之一，深入理解建立时间和保持

发表于 06-21 10:44 •1749次阅读

数字电路中，建立时间和保持时间对于触发器的时钟信号有

请问，对于触发器的时钟信号，建立时间和保持时间有要求吗？刚看到一个门控时钟产生毛刺的反例，（如下图）想到了这个问题。若此

发表于 01-27 18:44

建立时间和保持时间讨论

本帖最后由虎子哥于 2015-3-12 21:24 编辑 建立时间(Setup Time)：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将

发表于 03-10 23:19

FPGA实战演练逻辑篇51：建立时间和保持时间

不确定，那么随后的reg3out值也会处于一个不确定状态。比如第一个时钟周期，原本reg3in应该是稳定的低电平，但是由于整个路径上的延时时间过长，导致了reg3in在clk_r3的建立时间

发表于 07-17 12:02

什么叫建立时间,保持时间,和恢复时间

什么叫建立时间,保持时间,和恢复时间

发表于 04-08 16:52

保持时间与建立时间

如图，建立时间和保持时间都是针对的时钟沿，如图所示，时钟沿有一个上升的过程，图中虚线与clk上升沿的交点是什么？幅值的50%？还是低电平(低

发表于 11-29 00:20

数字 IC 笔试面试必考点（9）建立时间以及保持时间精选资料分享

建立时间（Setup Time）是指触发器的时钟信号上升沿到来之前，数据保持稳定不变的时间。　　输入信号应该提前时钟上升沿（如上升沿有效）T

发表于 07-26 07:36

为什么触发器要满足建立时间和保持时间

什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？为什么触发器要满足建立时间和保持时间？

发表于 09-28 08:51

建立时间和保持时间（setup time 和 hold time）

建立时间和保持时间贯穿了整个时序分析过程。只要涉及到同步时序电路，那么必然有上升沿、下降沿采样，那么无法避免setup-time 和 hold-time这两个概念。 1. 什么是setup-time

发表于 02-08 14:48 •6039次阅读

数字IC设计中的建立时间和保持时间

本文主要介绍了建立时间和保持时间。

发表于 06-21 14:38 •2663次阅读

到底什么是建立时间/保持时间？

在时序电路设计中，建立时间/保持时间可以说是出现频率最高的几个词之一了，人们对其定义已经耳熟能详，对涉及其的计算（比如检查时序是否正确，计算最大频率等）网上也有很多。

发表于 06-27 15:43 •1.5w次阅读

SOC设计中的建立时间和保持时间

建立时间和保持时间是SOC设计中的两个重要概念。它们都与时序分析有关，是确保芯片正常工作的关键因素。

发表于 08-23 09:44 •982次阅读

PCB传输线建立时间、保持时间、建立时间裕量和保持时间裕量

　信号经过传输线到达接收端之后，就牵涉到建立时间和保持时间这两个时序参数，它们表征了时钟边沿触发前后数据需要在锁存器的输入持续时间，是接收器

发表于 09-04 15:16 •847次阅读

关于建立时间和保持时间的测量方法

文件提到两种setup/hold测量方式：10% push-up和pass/fail，按照TSMC说法，前者会更乐观一些，因此如果是采用前者（10% push-up）的测量方式得到建立时间和保持

发表于 12-05 11:19 •1867次阅读