Chiplet规划进入高速档

涉及Chiplet设计、制造、封装和可观察性的问题都需要得到解决。

Chiplet开始影响芯片设计，尽管它们还不是主流，而且这种强化 IP 还不存在商业市场。

关于硅生命周期管理、表征和连接这些设备的最佳方式，以及如何处理不均匀老化和热失配等问题的讨论正在进行中。此外，随着时间的推移，正在努力提高小芯片的可观察性，这一点尤为重要，因为这些设备用于安全关键和任务关键型应用程序。

所有这些问题都需要解决才能实现广泛采用，芯片行业已经认识到，摩尔定律的放慢与固定标线片尺寸的结合将需要改变芯片的设计、制造和封装方式。将许多应用程序所需的所有功能装入单个 SoC 实际上是不可能的，现在的目标是采用有序、可预测和可重复的方法来分解其中的许多组件。从理论上讲，这将使设备更容易定制，加快上市时间，并避免对不需要它的组件进行昂贵的扩展，例如vwin 功能。

然而，实现这一目标需要解决一些复杂而棘手的问题。一方面，它需要更好地观察、监控和分析包中的内容。虽然将多个芯片放入一个封装中的概念可以追溯到 1990 年代的多芯片模块，但对于小芯片，芯片通常更小更薄，并且如何表征、测试和观察它们的动态已经发生了显著变化。

是德科技射频/微波产品组合负责人 Nilesh Kamdar 表示：“过去，我们将这些模块称为多芯片模块，它们在当今的无线世界中非常流行。”“你拿起任何智能手机，智能手机的无线部分是一个前端模块，由 20 到 30 个芯片挤在一个比指甲盖还小的空间内。这种情况在该行业至少已经发生了十年，甚至更久。此外，一些航空航天和其他高频问题需要这种集成，所以我们过去也这样做过。”

现在正在进行的重大转变涉及这种方法的更广泛应用，以及小芯片设计的改进，以及连接、测试和测量小芯片内部发生的事情的标准方法，以及围绕它们的高级封装。

“汽车是正在发生变化的一个很好的例子，”Kamdar 说。“在最近的一次会议上，一家主要 OEM 的副总裁谈到不能将数据中心放在汽车后座上，因为这就是今天拥有自动驾驶汽车所需要的。如果你做更多的整合——如果你以某种方式让电路板消失，所有的东西都挤在一起——也许我们可以垂直地把它挤进汽车的后座。有许多类似的用例。如果考虑物理数据中心，小芯片的功率需求可能会更低。有很多好处，这就是今天推动小芯片的原因。”

然而，这些变化看似复杂，业界可能需要对此进行反思。“大规模构建小芯片是一种非常不同的模型，我们都需要重新评估我们的技能，”他说我们需要重新评估组织是如何建立的以及架构是如何发生的。我们需要重新评估系统设计师的角色。

在多小芯片设计的背景下，潜在交互的数量很大，而且在许多情况下，是特定于设计的。SynopsysEDAGroup产品线管理高级总监 Shekhar Kapoor表示：“如果你相信小芯片，你就必须相信它只会加剧整个设计和集成问题。”“小芯片将来自许多地方，许多来源。会有很多选择，每个人都有很多选择。最大的问题是所有这些的当前用法。大公司正在以定制和定制的方式做到这一点。但是如果你广泛地进行标准化，你怎么知道一个小芯片会适应你正在尝试构建的产品的环境？”

尽管专注于 UCIe 和 Bunch of Wires 等标准，但在系统环境中如何表征各个小芯片方面仍然存在细微差别。“你怎么真的知道它的概况？这就是更多监控将出现的地方，这几乎就像一个签名，”Kapoor说。“你可以阅读它并了解它是否适合你的环境。鉴于该行业正朝着更多 chiplet 支持的方向发展，这将是一个核心考虑因素。更多的要求会出现，更多的标准会出现，这样你就可以看到某些东西是否合适。”

还有其他挑战需要克服。

“有了小芯片，所有高速信号都在封装内，因此可观察性更具挑战性，”CadenceUCIe 产品线营销经理 Sue Hung Fung说。“这可以通过链接错误检查、眼睛扫描、BiST 等来完成，以获得已知的良好芯片 (KGD)。测试方法都是围绕这个构建的。此外，拥有良好的链路健康监控器将很有价值，而且不同供应商提出了新的和不同的建议。”

关键是在封装中的其余组件的上下文中监控信号质量，随着更多功能被分解为小芯片，这变得更加困难。

“我们可以在数据传输过程中监控这些信号和质量吗？训练技术在任务模式之前完成，以提高数据传输的稳健性，”Hung Fung 指出。“不需要再训练，因为它会导致数据中断。我们需要能够持续监控和报告每个车道，并在故障发生之前检测到任何可能导致故障的事件。系统故障的预防和这些故障的修复包括冗余通道重新映射或其他检测边缘故障通道的修复方法。训练和持续监控这些内部小芯片信号是分析链路行为的挑战。”

UCIe 的工作组正在寻求标准化一些这种可观察性，以便拥有一个开放的链接生态系统。但添加可观察性和监控也可能因垂直细分而有很大差异。

Synopsys EDA Group 产品线管理总监 Randy Fish 解释说，由于没有标准方法，而且可观察性解决方案的商业供应商很少，几乎所有的解决方案都是定制的。“如果你进入任何领先的半决赛，他们都会有所作为，”他说。“问题是，是否存在围绕多管芯的功能，这将迫使我们标准化以拥有用于监控和调试的内聚或一致的基础设施——基本上是为了查看发生了什么，尤其是当你从多个供应商那里获得多个管芯时。一些多管芯解决方案正在进入汽车领域，它们确实关心诸如老化和这些管芯发生的情况等问题。正如我们所知，它是高级节点。这不像你有 6 个死于 10 年的成熟技术。这些是历史不长的高级节点。因此，有许多因素迫使这种情况发生。”

小芯片还引入了一些有趣的对比。Keysight 的 Kamdar 指出，在最近的一次 CEO 小组讨论中，其中一位小组成员表示，小芯片具有独特的二分法。“一方面，每个小芯片都可以是一个独立的 IP，你可以从 IP 供应商那里采购，并以相对较低的成本、相对容易地将其集成到你的系统中。然而，你试图建立的整个堆栈突然迫使你了解一切。以前，你可能只是说，我需要六样东西。我打算从 IP 供应商那里购买五个现成的，他们会弄清楚它需要什么。我将专注于一个。但现在你可能无法成功地做到这一点。你可能真的需要知道如何做所有这六件事，并弄清楚这一切是如何发生的，因为问题的复杂性刚刚上升。这可能会迫使该行业最初只允许大公司解决这个问题。小型供应商可能需要更长的时间才能在这种环境中取得成功。”

尽管如此，要加速 chiplet 的集成和采用，需要不止一家公司。

“Keysight 参加了 TSMC 研讨会，这是一个更公开的活动，作为后续活动，有一个研讨会，只有 3D Fabric Alliance 的合作伙伴参加，”Kamdar 说。“台积电一整天的开始和结束都是在谈论我们需要如何共同努力解决这个问题，这得到了包括 AMD 和高通在内的其他与会者的响应。两家公司的发言人都表示，没有一家 EDA 公司知道如何自行解决小芯片问题。整个行业必须共同努力。”

然而，说起来容易做起来难。“最大的问题是建立一个生态系统，” Fraunhofer IIS 自适应系统部工程高效电子部门负责人 Andy Heinig 说。“封装、芯片设计或 IP 都不是最大的问题。更重要的是让一切都到位。这是今天真正的挑战。然后我们可以讨论性能，因为任何小芯片解决方案都必须与现有解决方案竞争。不过，这有点像先有鸡还是先有蛋的问题，因为你需要性能——尤其是因为芯片比 SoC 解决方案更昂贵——但你不能专注于性能，因为你必须先让它运行起来。

技术挑战

小芯片的另一个关键问题是散热。这是特性的一部分，但它也高度依赖于用例、封装选择和整体系统级封装架构。

Cadence IP Group 产品营销副总裁 Rishi Chugh 表示：“对于 chiplets，设计中的边缘性在考虑到最佳 PPA（目标是激进的 pj/bit 和海滨密度）的情况下很小，这在设计 chiplet PHY 时至关重要。”“可靠性是关键，筛选 KGD 以及使其获得商业运营成功的可观察性也是如此。CRC（循环冗余校验）、眼图扫描、BiST 和监控电路等数据完整性方案在设计中实现，以实现稳健性，并且设计必须通过故障机制进行超额配置，以确保数据线具有弹性。”

Chugh 补充说，UCIe 协议中有一整章专门介绍与 UCIe 协议相关的初始化和训练，其中涵盖了协议的可观察性方面。

此外，关于将可观察性添加到系统中的实际基础是最难的部分，还是改变围绕这些概念的思考更困难，存在争议。

“与其他东西相比，它实际上并没有那么复杂，因为它‘只是’另一个要连接的块。有观察力，我们有能力追踪事物，”Arteris IP解决方案和业务开发副总裁 Frank Schirrmeister 说。“用户已经在要求从软件角度查看寄存器之类的东西。所以现在的挑战变成了让这些寄存器在 NoC 中可用。从 NoC 的角度来看，有协议本身，如 CHI、ACE、AMBA、OCP 或其他协议，这些是语言的机制——它们如何交谈以及如何交互。在 NoC 中，协议更复杂，事情会在多个周期内发生，所以你需要等待响应，你把事情放在管道中。”

在将小芯片拼接在一起时，这一点变得尤为重要。“我如何确保我有足够的空间来容纳这个看起来像数据的计算实体，它实际上并没有为即时函数增加任何价值？”Picocom 的首席架构师 Gajinder Panesar 问道。“另外，我可能不是监控专家，但我知道我需要它。所以我需要这样的东西：只需按下那个按钮。”理想情况下，我们应该观察CPU性能的行为，然后动态调整内核的某些方面以获得更好的性能。”

尚未开发的部分之一是设备的动态控制，以及可以在其生命周期内进行的调整。

Siemens Digital Industries Software的 Tessent 集团产品营销总监 Lee Harrison 说：“假设我们有能力预先对所有内容进行建模。”“我们已经内置了所有监视器来执行系统内的事情，但它正在关闭这个循环。对于较新的几何形状，要真正优化我们如何调整设备的各种参数以扩展可靠性，还有很多学习要做。关闭生命系统循环的部分是具有巨大价值的地方。然而，仍有工作要做。

改变责任角色

商业小芯片增加了另一个棘手的问题，即当观察到意外或出错时由谁负责。

“如果我是芯片制造商，我会制造芯片，然后可能会通过OSAT进行测试，”Expedera营销副总裁 Paul Karazuba 说。“我可能会将 ASE 用作封装厂，但我会以我的名字和保修单出售它。当我们有小芯片时，它会变得有趣。在我们关于 chiplet 的所有会议中，总是会提出谁将负责什么的问题。假设我要制作一个AI小芯片，然后我将其销售到一个系统中，并与其他六家公司的小芯片一起打包。哪家公司会保修？哪家公司会为其提供服务？目前还没有真正的共识。”

Karazuba 说，工作想法是名称在包裹外面的公司将负责。“那家公司可能会最终负责为客户提供服务，但它带来了小芯片制造商需要提供的另一层服务，这将很有趣。大约在 2000 年，英特尔-微软-戴尔三角关系中的每个人都互相指责。”

如果基板或物理互连有缺陷会怎样？

“从测试的角度来看，小芯片可能测试得非常好，”Karazuba 说。“但是当存在物理互连问题时，小芯片制造商与多芯片模块制造商相比如何理解这一点？这会很有趣。解决这些问题的唯一方法是反复试验。作为半导体制造商，我们可以设计尽可能多的法律合同，但我们正处于未知领域，事情将不得不进行调整。支持模型将不得不进行调整，以反映单片硅不再是半导体销售的主要工具的新现实。”

Synopsys 的 Kapoor 已经在生态系统中看到了反映。“一直都有生态系统，但无论你身在何处，你活跃的生态系统都可能是围绕它的下一个圈子。如果你是做设计的，你只关心代工厂的设计规则和设计规则手册。当你谈论小芯片时，情况正在发生变化。即使有了设计，现在你比以往任何时候都更多地考虑测试。你正在与Advantest和Teradyne交谈。即使你只是一名设计师，你也必须从 ATPG 的角度弄清楚你需要放入什么以及如何对其进行测试。相关的生态系统规模正在增加。”

尽管如此，该行业别无选择，只能解决这些问题。“我们谈到了小芯片市场。你将能够拉出模具并准备就绪。我们离那个目标还很远，但是关于我们需要实现的目标，这些步骤正变得越来越清晰。连通性是基础。UCIe 标准是必须的，随之而来的是你必须建立的从连接角度来看的协议和规则。接下来是非常明确定义的模型。我们正在谈论的挑战受到热量的影响，特别是和功率。围绕它已经存在一些标准，我们将从连接到特征化模型，这样我们就可以更可靠地使用它。然后我们需要某种签名，这是我们可以从可测试性的角度来看寿命以及所有裸片将如何发生不同变化的地方。”

所有这些的输入将来自芯片和系统监视器，它们也需要基于标准。

审核编辑：刘清