如何在Post Synthesis工程中加入XCI文件
当使用第三方综合器比如 Synopsys Synplify Pro 或 Mentor Graphics Precision 来综合包含 AMD Xilinx IP 的设计时，UG896 推荐的方式是创建并定制 IP，生成这些 IP 的 output product (包括 IP 的 dcp)；然后把第三方生成的网表文件和 IP XCI 的相关文件都加到 Vivado 的 post-synthesis 工程中。
此时第三方综合器只是综合用户的 RTL 代码，IP 代码的综合实际还是由 Vivado 完成，然后在新的 Vivado 工程中把这些 IP 的网表和第三方综合器生成的顶层网表合并(在 Vivado 中的 link_design 步骤实现)。
第三方综合器由于并不实际综合 IP 的代码，在第三方综合器综合的过程中，只需要提供 IP 的黑盒文件，让第三方综合器了解 IP 模块的接口即可,生成 IP output product 时得到的 stub 文件就是黑盒文件(_stub.v /_stub.vhdl)。
以下是在 GUI 下创建 Post-synthesis 工程的界面：
UG896 中提供的示意 Tcl 脚本如下：
在 Vivado 2022.2，尝试使用以上的脚本编译一个例子工程看看是否会遇到困难。
实验使用的脚本如下：
结果 IP char_fifo 没能加到新的工程中，并报出以下的错误:
之所以报错的原因是为了新建工程，我们移动了 IP 的 XCI 文件，但是却没有移动 IP 原来生成在 gen 目录的 output product。
直接用第三方编译器打开 XCI文件，查看 outputdir。这是之前的 output product 所在的目录相对于 XCI 文件的目录。
在这里我们尝试手动修改一下outputdir，改成当前 IP 的 output product 所在的目录 "OUTPUTDIR": [ { "value": "../char_fifo" } ]，同时把原来工程中生成的 output product 复制到这个目录中。
在 Vivado TCL CONSOLE 中重新运行一下加 XCI 文件的命令，可以看到以下输出：
这里可以看到 XCI 文件已经加到工程中，同时看到的 warning 是正常的，提醒用户在 post-synthesis 工程中，IP 是锁定的，无法修改。
在一些早期的 Vivado 版本中(Vivado 2022.2没有这个问题)，即使 IP XCI 文件中 OUTPUTDIR 所指向的目录的确是 IP output product 存放的目录，依然会报 ERROR: [Project 1-680]。这里给大家介绍一下如何微调脚本解决这个问题。
新的脚本：
这里差异在于在新工程设置为 post-synthesis 工程之前，先读入 XCI 文件并重新生成 IP 的 output product。这样就不必修改 XCI文件的 OUTPUTDIR 去指向之前 output product 的目录。
使用 tcl 命令生成的工程文件 .xpr 文件可以在 Vivado 界面直接打开（File -> Project -> Open）。
-
amd
+关注
关注
25文章
5466浏览量
134079 -
Xilinx
+关注
关注
71文章
2166浏览量
121287 -
文件
+关注
关注
1文章
565浏览量
24725 -
综合器
+关注
关注
0文章
10浏览量
6446 -
Vivado
+关注
关注
19文章
812浏览量
66470
原文标题：开发者分享｜如何在 Post Synthesis 工程中加入 XCI 文件
文章出处：【微信号：gh_2d1c7e2d540e，微信公众号：XILINX开发者社区】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Protel在线教程:如何在PCB文件中加汉字
【求助】labview图像显示中加入标签的问题
IO Planning (PlanAhead) post-synthesis时报错
Vivado技巧：.dcp 文件代替 .xci 文件
工商网监
评论