1 多核CPU的启动方式-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

多核CPU的启动方式

科技绿洲 来源:一起学嵌入式 作者:一起学嵌入式 2023-06-22 10:04 次阅读

工作中遇到的多核 ARM CPU 越来越多,总结分享一些多核启动的知识,希望能帮助更多小伙伴。

在 ARM64 架构下如果想要启动多核,有 spin-table 和 psci 两种方式,下面针对这两种启动流程进行分析。

代码版本

  • boot-wrapper-aarch64 version : 28932c41e14d730b8b9a7310071384178611fb32
  • linux v5.14

多核 CPU 的启动方式

嵌入式系统的启动的基本流程是先运行 bootloader ,然后由 bootloader 引导启动 kernel,这里无论启动的是 rt-thread 或者是 linux 原理都是一样的。

上电后所有的 CPU 都会从 bootrom 里面开始执行代码,为了防止并发造成的一些问题,需要将除了 primary cpu 以外的 cpu 拦截下来,这样才能保证启动的顺序是可控的。

spin-table 启动方法

在启动的过程中,bootloader 中有一道栅栏,它拦住了除了 cpu0 外的其他 cpucpu0 直接往下运行,进行设备初始化以及运行 Kernel。其他 cpu0 则在栅栏外进入睡眠状态。

cpu0 在初始化 smp 的时候,会在 cpu-release-addr 里面填入一个地址并唤醒其他 cpu。这时睡眠的 cpu 接收到信号,醒来的时候会先检查 cpu-release-addr 这个地址里面的数据是不是有效。如果该地址是有效的(非 0 ),意味着自己需要真正开始启动了,接下来他会跳转到。

下面我们看看 arm64 里面的实现,在 arch/arm64/boot/dts/xxx.dts 中有如下描述:

1cpu@0 {
2    device_type = "cpu";
3    compatible = "arm,armv8";
4    reg = < 0x0 0x0="" >;
5    enable-method = "spin-table"; /* 选择使用 spin-table 方式启动  */
6    cpu-release-addr = < 0x0 0x8000fff8="" >;
7};

arch/arm64/kernel/smp_spin_table.c 中处理了向其他 cpu 发送信号的方法:

1、先是获取 release_addr 的虚拟地址

2、向该地址写入从 cpu 的入口地址

3、通过 sev() 指令唤醒其他 cpu

1static int smp_spin_table_cpu_prepare(unsigned int cpu)
 2{
 3    __le64 __iomem *release_addr;
 4    phys_addr_t pa_holding_pen = __pa_symbol(function_nocfi(secondary_holding_pen));
 5
 6    if (!cpu_release_addr[cpu])
 7        return -ENODEV;
 8
 9    /*
10     * The cpu-release-addr may or may not be inside the linear mapping.
11     * As ioremap_cache will either give us a new mapping or reuse the
12     * existing linear mapping, we can use it to cover both cases. In
13     * either case the memory will be MT_NORMAL.
14     */
15    release_addr = ioremap_cache(cpu_release_addr[cpu],
16                     sizeof(*release_addr));
17    if (!release_addr)
18        return -ENOMEM;
19
20    /*
21     * We write the release address as LE regardless of the native
22     * endianness of the kernel. Therefore, any boot-loaders that
23     * read this address need to convert this address to the
24     * boot-loader's endianness before jumping. This is mandated by
25     * the boot protocol.
26     */
27    writeq_relaxed(pa_holding_pen, release_addr);
28    dcache_clean_inval_poc((__force unsigned long)release_addr,
29                (__force unsigned long)release_addr +
30                    sizeof(*release_addr));
31
32    /*
33     * Send an event to wake up the secondary CPU.
34     */
35    sev();
36
37    iounmap(release_addr);
38
39    return 0;
40}

Bootloader 部分以 boot-wrapper-aarch64 中的代码做示例,非主 CPU 会轮询检查 mbox(其地址等同cpu-release-addr)中的值,当其值为 0 的时候继续睡眠,否则就跳转到内核执行,代码如下所示:

1/**
 2 * Wait for an address to appear in mbox, and jump to it.
 3 *
 4 * @mbox: location to watch
 5 * @invalid: value of an invalid address, 0 or -1 depending on the boot method
 6 * @is_entry: when true, pass boot parameters to the kernel, instead of 0
 7 */
 8void __noreturn spin(unsigned long *mbox, unsigned long invalid, int is_entry)
 9{
10    unsigned long addr = invalid;
11
12    while (addr == invalid) {
13        wfe();
14        addr = *mbox;
15    }
16
17    if (is_entry)
18#ifdef KERNEL_32
19        jump_kernel(addr, 0, ~0, (unsigned long)&dtb, 0);
20#else
21        jump_kernel(addr, (unsigned long)&dtb, 0, 0, 0);
22#endif
23
24    jump_kernel(addr, 0, 0, 0, 0);
25
26    unreachable();
27}
28
29/**
30 * Primary CPU finishes platform initialisation and jumps to the kernel.
31 * Secondaries are parked, waiting for their mbox to contain a valid address.
32 *
33 * @cpu: logical CPU number
34 * @mbox: location to watch
35 * @invalid: value of an invalid address, 0 or -1 depending on the boot method
36 */
37void __noreturn first_spin(unsigned int cpu, unsigned long *mbox,
38               unsigned long invalid)
39{
40    if (cpu == 0) {
41        init_platform();
42
43        *mbox = (unsigned long)&entrypoint;
44        sevl();
45        spin(mbox, invalid, 1);
46    } else {
47        *mbox = invalid;
48        spin(mbox, invalid, 0);
49    }
50
51    unreachable();
52}

PSCI 启动方法

另外一种 enable-method 就是 PSCI,依旧先从 kernel 开始分析。先看 arch/arm64/boot/dts/mediatek/mt8173.dtsi 文件,里面 cpu 节点选择了PSCI 的方法:

1cpu0: cpu@0 {
2    compatible = "arm,cortex-a53";
3    device_type = "cpu";
4    enable-method = "psci";    /* 启动方式选择 PSCI */
5    operating-points-v2 = < &cpu_opp_table >;
6    reg = < 0x0 >;
7    cpu-idle-states = < &CPU_SLEEP_0 >;
8};

并且有一个 PSCI 的节点:

1psci {
2    compatible = "arm,psci-1.0", "arm,psci-0.2", "arm,psci";
3    method = "smc";
4    cpu_suspend   = < 0x84000001 >;
5    cpu_off          = < 0x84000002 >;
6    cpu_on          = < 0x84000003 >;
7};

PSCI 中的节点详细说明请参考文档:

kernel/Documentation/devicetree/bindings/arm/psci.txt。

在此仅说一下 method 字段。该字段有两个可选值:smc 和 hvc。表示调用 PSCI 功能使用什么指令。smc、hvc、svc 这些指令都是由低运行级别向更高级别请求服务的指令。

和系统调用一样。调用了该指令,cpu 会进入异常,切入更高的权限。

异常处理程序根据下面传上来的参数决定给予什么服务,smc 陷入 EL3,hvc 陷入 EL2,svc 陷入EL1。在 ARMv8 里面,EL3 总是是 secure 状态,EL2 是虚拟机状态,EL1 是普通的系统态。

接下来可以看看 arch/arm64/kernel/psci.c 里面的代码,psci_ops.cpu_on 最终调用 smc call:

1static int cpu_psci_cpu_boot(unsigned int cpu)
 2{
 3    phys_addr_t pa_secondary_entry = __pa_symbol(function_nocfi(secondary_entry));
 4    int err = psci_ops.cpu_on(cpu_logical_map(cpu), pa_secondary_entry);
 5    if (err)
 6        pr_err("failed to boot CPU%d (%d)\\n", cpu, err);
 7
 8    return err;
 9}
10
11static unsigned long __invoke_psci_fn_smc(unsigned long function_id,
12            unsigned long arg0, unsigned long arg1,
13            unsigned long arg2)
14{
15    struct arm_smccc_res res;
16
17    arm_smccc_smc(function_id, arg0, arg1, arg2, 0, 0, 0, 0, &res);
18    return res.a0;
19}

Bootloader 以 boot-wrapper-aarch64 作分析,看 psci.c 里的 psci_call 实现函数,通过 fid 与 PSCI_CPU_OFF 和 PSCI_CPU_ON 相比,找出需要执行的动作:

1long psci_call(unsigned long fid, unsigned long arg1, unsigned long arg2)
 2{
 3    switch (fid) {
 4    case PSCI_CPU_OFF:
 5        return psci_cpu_off();
 6
 7    case PSCI_CPU_ON_64:
 8        return psci_cpu_on(arg1, arg2);
 9
10    default:
11        return PSCI_RET_NOT_SUPPORTED;
12    }
13}

当然 boot-wrapper-aarch64 里也需要同样的定义:

1#define PSCI_CPU_OFF        0x84000002
2#define PSCI_CPU_ON_32      0x84000003
3#define PSCI_CPU_ON_64      0xc4000003

boot-wrapper-aarch64 按照和 kernel 约定的好参数列表,为目标 cpu 设置好跳转地址,然后返回到 kernel 执行,下面给出关键代码说明:

1static int psci_cpu_on(unsigned long target_mpidr, unsigned long address)
 2{
 3    int ret;
 4    unsigned int cpu = find_logical_id(target_mpidr);
 5    unsigned int this_cpu = this_cpu_logical_id();
 6
 7    if (cpu == MPIDR_INVALID)
 8        return PSCI_RET_INVALID_PARAMETERS;
 9
10    bakery_lock(branch_table_lock, this_cpu);
11    ret = psci_store_address(cpu, address);   /* 写入启动地址  */
12    bakery_unlock(branch_table_lock, this_cpu);
13
14    return ret;
15}

总结

目前比较主流的多核启动方式是 PSCI,一般正式的产品都有 ATF。通过 PSCI 可以实现 CPU 的开启关闭以及挂起等操作。

在实际的移植工作过程中,如果有带有 ATF 的 bootloader, 那多核移植就相对容易很多,如果没有的话,也可以采用 spin_table 的方式来启动多核。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10854

    浏览量

    211569
  • 程序
    +关注

    关注

    117

    文章

    3785

    浏览量

    81001
  • 代码
    +关注

    关注

    30

    文章

    4779

    浏览量

    68519
收藏 人收藏

    评论

    相关推荐

    C6678 多核启动的问题

    我想知道怎么让dsp启动的时候多核启动,debug的时候可以选择下载到那个核,然后运行,选择的核就会开始运行。 如果我把程序写到eeprom那么boot起来后就只有core0,运行,怎么让所有的核都
    发表于 06-21 14:36

    目前使用6657,想通过TFTP完成多核启动~

    各位大大们~~我的板子是6657,使用IBL实现了OUT(ELF)文件在TFTP的方式启动成功;1)不知道能不能把两个OUT文件合并,完成多核启动;2)我看到IBL中有一种BTBL
    发表于 08-06 07:36

    ARM64 SMP多核启动相关资料推荐(下)

    2、psci方式多核启动描述上面说了pin-table的多核启动方式,看似很繁琐,实际上并不复杂
    发表于 06-06 17:11

    介绍在ARM64架构下启动多核的两种方式

    : 28932c41e14d730b8b9a7310071384178611fb32linux v5.14多核 CPU启动方式嵌入式系统的启动
    发表于 06-13 18:23

    多核CPU、多进程、多线程之间的联系解析

    多核cpu主要分原生多核和封装多核。Windows 应用程序中消息有两种送出途径;直接和排队。Windows或某些运行的应用程序可直接发布消息给窗口过程。线程,是指从软件或者硬件上实
    发表于 12-01 09:37 9309次阅读
    <b class='flag-5'>多核</b><b class='flag-5'>CPU</b>、多进程、多线程之间的联系解析

    多核CPU打游戏更快吗

    随着AMD锐龙的横空出世,电脑CPU进入了多核震慑的时代。
    发表于 07-28 09:57 2623次阅读

    多核CPU和SoC芯片及其工作原理

    前言:现在的CPU或SoC基本都是在单芯片中集成多个CPU核心,形成通常所说的4核、8核或更多核CPU或SoC芯片。为什么要采用这种方式
    的头像 发表于 01-06 11:35 1.5w次阅读
    <b class='flag-5'>多核</b>心<b class='flag-5'>CPU</b>和SoC芯片及其工作原理

    多核CPU和单核的区别~

    昨天有同学问我多核cpu和单核的区别大不大,今天简单写一篇回复下吧。大家有其他问题也可以文末给我留言,我会尽量抽时间写文回复。首先回顾下基本概念,cpu,就是中央处理器,包括运算器和控制器...
    发表于 12-01 20:06 1次下载
    <b class='flag-5'>多核</b><b class='flag-5'>CPU</b>和单核的区别~

    ARM64 SMP多核启动(下)—PSCI

    上面说了pin-table的多核启动方式,看似很繁琐,实际上并不复杂,无外乎主处理器唤醒从处理器到指定地址上去执行指令
    发表于 06-09 14:31 723次阅读
    ARM64 SMP<b class='flag-5'>多核</b><b class='flag-5'>启动</b>(下)—PSCI

    基于Tricore芯片的AUTOSAR架构下的多核启动

    随着汽车ECU迅速的往域控制器方向发展,ECU要出来任务越来越多,单核CPU的负载越来越大,多核ECU势在必行。AUTOSAR架构下OS支持多核处理,本系列文章将详细介绍AUTOSAR架构下的
    的头像 发表于 10-23 10:15 3168次阅读
    基于Tricore芯片的AUTOSAR架构下的<b class='flag-5'>多核</b><b class='flag-5'>启动</b>

    如何在内核中启动secondary cpu

    给调度器之前,并没有实际的业务进程,而我们知道内核中cpu在空闲时会执行idle进程。因此,在其启动之前需要为每个cpu初始化一个idle进程。 另外,由于将一个cpu通过热插拔
    的头像 发表于 12-05 15:46 598次阅读
    如何在内核中<b class='flag-5'>启动</b>secondary <b class='flag-5'>cpu</b>

    SMP多核启动cpu操作函数

    其中spin-table启动方式的回调如下: const struct cpu_operations smp_spin_table_ops = {.name= "spin-table
    的头像 发表于 12-05 16:04 766次阅读
    SMP<b class='flag-5'>多核</b><b class='flag-5'>启动</b><b class='flag-5'>cpu</b>操作函数

    使用自旋表启动的平台设备树cpu节点介绍

    补充一下一个使用自旋表作为启动方式的平台设备树cpu节点: arch /arm64/ boot /dts/ xxx.dtsi: cpu@ 0 { device_type = "
    的头像 发表于 12-05 16:19 831次阅读

    SMP多核secondary cpu启动流程

    secondary cpu启动 由于psci方式启动secondary cpu的流程,除了其所执行的cp
    的头像 发表于 12-05 17:41 851次阅读
    SMP<b class='flag-5'>多核</b>secondary <b class='flag-5'>cpu</b><b class='flag-5'>启动</b>流程

    多核CPU的优势是什么

    多核CPU(Central Processing Unit,中央处理器)作为现代计算机技术的重要里程碑,其优势在于显著提升了计算性能、多任务处理能力、系统稳定性以及能效比等多个方面。以下将详细阐述多核
    的头像 发表于 08-22 14:30 2587次阅读