【笔记】在高电平与低电平的夹缝中生存另外一种电平-德赢Vwin官网网

1. 高阻态的基本概念：高阻态是指逻辑电路或接口中的一种状态，当设备处于高阻态时，其输出引脚与信号线断开连接，表现出非常高的电阻。这种状态下，输出信号不会对其他电路产生影响，实现了信号的隔离和不干扰。2. 高阻态的作用和优势：- 总线冲突避免：在多个设备共享同一条总线进行数据传输的情况下，通过将未使用的设备的输出引脚切换到高阻态，可以避免总线冲突。例如，在I2C总线上，每个设备都有一个地址，当某个设备不需要进行数据传输时，将其输出引脚切换到高阻态，避免与其他设备的输出引脚冲突。 - 降低功耗：在低功耗应用或电池供电的设备中，将未使用的设备的输出引脚切换到高阻态可以降低功耗。因为高阻态下，输出引脚不会导通，减少了电流消耗，延长了电池寿命。- 输入输出控制：高阻态允许对设备的输入和输出状态进行控制。通过将输出引脚切换到高阻态，可以断开设备与外部电路的连接，实现对外部电路状态的控制或进行电平转换。3. 高阻态的命名和表示方法： - 逻辑门中的高阻态：在逻辑门中，常用的表示高阻态的符号为 "Z" 或 "HIZ"。例如，在三态门（Tri-state Gate）中，输出引脚在高阻态时通常被表示为 "Z"。在数电符号中，也可以使用悬空线表示高阻态。- 开漏输出中的高阻态：开漏输出器件在高阻态下只能拉低信号线，而无法主动拉高。在这种情况下，通常需要通过外部上拉电阻将信号线拉高，使其处于高电平状态。下面是一些例子，展示了高阻态在实际应用中的使用场景：1. I2C总线通信：在多个I2C设备共享同一条总线时，当某个设备不需要进行数据传输时，将其输出引脚切换到高阻态，避免与其他设备的输出引脚冲突。2. 总线驱动：在总线驱动器中，当驱动器未使能或未选择某个设备时，将其输出引脚切换到高阻态，以确保总线上的数据传输不受未使用设备的干扰。
3. 电源管理：在电池供电的设备中，将未使用的模块或外设的输出引脚切换到高阻态，降低功耗，延长电池寿命。综上所述，高阻态是一种重要的电路状态，通过切换设备的输出引脚到高阻态，可以实现信号隔离、冲突避免、功耗降低和输入输出控制。具体的应用场景和方式根据不同的电路设计和需求而异。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

电平

电平

+关注

关注
5

文章
360

浏览量
39883
高电平

高电平

+关注

关注
6

文章
148

浏览量
21366

启动ADC converter，EOC同时由高电平变为低电平，Teoc为0us，为什么？

我们的START和ALE连接到一个管脚，使用STC89C52控制，ADC的时钟为28K，启动ADC转换即Star由低电平变为高电平后，EOC也立即由高电平变为

发表于 11-19 07:10

高电平输入和低电平输入是什么意思

”。 1. 数字信号基础数字信号是电子系统中用来表示信息的电压或电流的变化。在最简单的形式中，数字信号只有两种状态：高电平和低电平。这些状态对应于二进制数字系统中的“1”和“0”。

发表于 10-17 14:56 •1873次阅读

rca输出是低电平还是高电平

（黄色插头）。这些连接器通常用于连接家庭影院系统、音响设备、游戏机和其他多媒体设备。关于RCA输出是低电平还是高电平，这实际上是一个关于信号电平的问题。

发表于 10-17 11:01 •735次阅读

双色led灯的引脚为高电平还是低电平

双色LED灯的引脚电平（高电平或低电平）取决于其电路设计和控制方式。双色LED灯通常包含两个LED芯片（如红色和绿色），它们共用一个引脚（共阴或共阳），

发表于 10-01 17:25 •932次阅读

芯片引脚悬空是高电平还是低电平

受到周围电路环境和噪声的影响，表现出随机性。在一些情况下，引脚悬空可能会被视为高电平或低电平，但这并不是绝对的，而是取决于具体的电路设计和环境。其次，对于某些芯片来说，其内部可能集成

发表于 08-28 09:55 •2266次阅读

SN74AHCT245PWR的输出只能是高电平或者低电平吗？

SN74AHCT245PWR的输出只能是高电平或者低电平吗，手册中写的大于2V识别为高电平输入，小于0.8V识别为低电平输入，请问下如果是0.8V~2V输入，输出是什么，是高阻态吗，

发表于 08-08 07:39

高电平和低电平输入有什么区别

在数字电子学中，高电平和低电平是两种基本的信号状态，它们分别代表二进制数字1和0。这两种电平状态在数字电路设计、通信和计算机系统中扮演着至关

发表于 07-23 11:25 •4904次阅读

clk是高电平有效还是低电平有效

在数字电路中，"clk"通常指的是时钟信号（clock signal），它是一种周期性的信号，用于同步数字电路中的各种操作。时钟信号的高低电平有效性取决于具体的电路设计和应用场景。 1. 时钟信号

发表于 07-23 11:24 •1799次阅读

示波器探头电容对信号低电平抬高的影响原因及解决方法

示波器探头是一种用于测量电信号的探头，由于探头本身的电容，可能会导致信号低电平抬高。本文将介绍示波器探头电容对信号低电平抬高的影响原因及解决方法。 1. 探头电容对信号低电平抬高的影响

发表于 05-20 11:10 •547次阅读

示波器探头电容对信号<b class='flag-5'>低电平</b>抬高的影响原因及解决方法

CMOS电路什么输入为高电平 cmos门电路输出电平判断

半导体）管道组成。在CMOS电路中，输入信号的高和低电平取决于输入信号的电压和电路中的配置。对于CMOS门电路来说，判断输出电平的关键是输入电压。在理想的情况下，当输入电压为高电平时

发表于 02-22 11:12 •4738次阅读

cmos电平与ttl电平如何转换怎么判断ttl电路高低电平

）是常用的数字电路家族，两者都有自己的特点和应用范围。在介绍如何转换CMOS电平和TTL电平之前，我们先来了解一下它们的定义和特点。 CMOS电平

发表于 02-22 11:10 •3518次阅读

什么是推挽电路推挽输出高低电平介绍

在推挽输出模式下，一个晶体管用于提供高电平输出，而另一个晶体管则用于提供低电平输出。当内部输出为1电平

发表于 02-06 09:27 •4666次阅读

单片机中的外部中断低电平触发和下降沿触发有什么区别

单片机中的外部中断低电平触发和下降沿触发有什么区别外部中断是单片机中的一种功能，在特定条件下，外部信号的变化可以引发中断，从而改变程序的执行流程。外部中断可以通过不同的触发方式来激活，包括

发表于 01-31 10:32 •3552次阅读

jk触发器悬空是高电平还是低电平

触发器会触发并改变输出状态，这取决于JK触发器的触发方式。在真实的电路中，JK触发器的触发方式是由实际的电压电平决定的，通常有两种模式，分别是悬空状态为低电平和悬空状态为

发表于 01-15 13:35 •5287次阅读

NE555触摸电路中人体杂波信号是高电平还是低电平？

NE555电路中，触摸2脚低电平有效有动作，触摸6脚高电平有效有动作，触摸电路中人体杂波信号是高电平还是低电平？

发表于 01-10 13:03

搜索历史

【笔记】在高电平与低电平的夹缝中生存另外一种电平

评论