锗、硅、SiNx薄膜的各向同性等离子体蚀刻-德赢Vwin官网网

引言

CMOS和MEMS制造技术，允许相对于其他薄膜选择性地去除薄膜，在器件集成中一直具有很高的实用性。这种化学性质非常有用，但是当存在其他材料并且也已知在HF中蚀刻时，这就成了问题。由于器件的静摩擦、缓慢的蚀刻速率以及横向或分层膜的蚀刻速率降低，湿法化学也会有问题。

通过具有各向同性气相蚀刻化学的附加优点，可以实现硅层的高蚀刻率。这种技术要求在氟中可蚀刻的材料不使用高选择性薄膜，如二氧化硅，或光刻胶，或植入不可蚀刻的掺杂剂。

英思特通过使用NF3和NO的更简单的蚀刻化学来研究CDE中Ge和Si之间的蚀刻选择性，目的是将Ge用作光学或MEMS器件的释放层。通过利用上游等离子体中的NF3和Ar，可以产生大量的氟自由基，从而用于ge和Si蚀刻，而不会增加碳化学的复杂性。

实验与讨论

英思特通过改变RF等离子体功率来进行CDE蚀刻的初始表征。在CDE中用400sccm的Ar、75sccm的NF3、70Pa的压力在不同的RF功率下进行各向同性蚀刻；硅晶片和硅晶片上的氮化硅被蚀刻30秒，硅晶片上的锗被蚀刻8秒（图1）。接近1000W时，氟自由基出现饱和状态，锗、硅和氮化物的蚀刻速率分别达到2.1µm/min、320纳米/分钟和158纳米/分钟。

图1：随着射频电源功率的变化的蚀刻率

在覆盖蚀刻速率测量之后，我们利用结构ICP RIE刻蚀到硅中的晶圆来研究CDE中Ge的横向蚀刻特性。其结构由SiNx（400nm）/Ge（400nm）/Si的薄膜堆制成，并蚀刻1.7µm，总柱高度为2.5µm。然后在CDE中横向蚀刻15、30和45秒，在直径100m的柱上光学测量后蚀刻Ge（图2）。

图2：夹在SiNx和晶体硅衬底之间的横向蚀刻的光学测量

结论

干法蚀刻释放层是集成光子学和MEMS应用的基本工具，这项工作详细说明了在硅和氮化硅存在下锗薄膜的各向同性干法刻蚀。英思特通过使用三氟化氮和Ar的化学方法，将Ge、Si、SiNx和晶体硅的覆盖层以及图案CVD层进行各向同性蚀刻。

随着等离子体功率的增加，蚀刻速率增加；使用O2降低，氧化暴露的Ge和Si受到抑制，但不阻止GeF4和四氟化硅的形成。这项工作不是将N2和O2注入等离子体，而是通过将NO直接注入处理室，来产生基本的N和O自由基。

英思特研究发现，Si和SiNx的蚀刻速率增加，但由于氧-氮化物或氮化物锗的形成，导致蚀刻发生延迟。在纯氟蚀刻化学存在的情况下，我们几乎没有观察到α-Si、Si衬底或氮化硅的蚀刻，并且Ge蚀刻显著高于覆盖Ge薄膜蚀刻速率。对于暴露的硅和氮化硅，除了轻微延迟蚀刻前部和轻微增加蚀刻速率外，添加NO在蚀刻方面没有任何优势。

江苏英思特半导体科技有限公司主要从事湿法制程设备，晶圆清洁设备，RCA清洗机，KOH腐殖清洗机等设备的设计、生产和维护。

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉