怎样通过设置clock group来确认各个时钟之间的关系？-德赢Vwin官网网

怎样通过设置clock group来确认各个时钟之间的关系？

今天我们要介绍的时序分析基本概念是 clock group，简称时钟组。 定义完时钟后，我们也需要通过设置clock group来确认各个时钟之间的关系。

工具不会对处于不同clock group的时钟检查时序。这是很重要的一步，因为通常我们还需要做cross domain check，如果clock group设错了，会导致整个STA检查错误。一般有三种类型的clock group属性选择：

asynchronous

physically_exclusive

logically_exclusive

asynchronous代表两个异步的clock group，工具会做正常的SI分析。

logically_exclusive代表两个clock group在逻辑上相互排斥，比如两个clock经过MUX选择器。工具分析SI时，采用 infinite window（信号全部翻转），而不是看具体的timing window，较为悲观。

physically_exclusive代表两个clock group在物理意义上相互排斥，比如在一个source pin上定义了两个时钟。这时候，工具会禁止分析SI。

一个简单的例子：

set_clock_group -name groupA -physically_exclusive \\

-group "CLK1A" -group "CLK1B"

set_clock_group -name groupB -logically_exclusive \\

-group "CLK1A CLK1B CLK3" -group "CLK2" -group "CLK4"

set_clock_group -name aysnc_group -asynchronous \\

-group CLK1 -group CLK2

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

时钟

时钟

+关注

关注
10

文章
1733

浏览量
131445
时序分析

时序分析

+关注

关注
2

文章
127

浏览量
22565
Mux

Mux

+关注

关注
0

文章
38

浏览量
23371
选择器

选择器

+关注

关注
0

文章
107

浏览量
14534
CLK

CLK

+关注

关注
0

文章
127

浏览量
17158

电源管理之clock驱动构架设计解决方案

Clock 时钟就是 SoC 中的脉搏，由它来控制各个部件按各自的节奏跳动。比如，CPU主频设置，串口的波特率

发表于 11-29 09:53 •919次阅读

电源管理之<b class='flag-5'>clock</b>驱动构架设计解决方案

在PSoC4000的UART Bootloader中不能将引导加载程序时钟资源设置为extCLK吗？

启动。我们已确认，如果引导加载程序时钟资源为 IMO，则固件更新 CAN 成功完成。 < Bootloader project clock settings : IMO

发表于 01-22 06:52

时序约束之时钟组约束

vivado默认计算所有时钟之间的路径，通过set_clock_groups命令可禁止在所标识的时钟组之

发表于 09-21 12:40

请问ad9361各个时钟关系是什么？

tx frequency rx frequency 和BBPLL 是三个独立的东西吗？ADC clockdac clock和tx freqrx freqBBPLL 是什么关系？端口上的DATA_CLK和tx freqrx freqBBPLL 是什么

发表于 09-26 17:44

过孔直径和线宽有什么关系？它们之间的关系是怎么设置的？

过孔的直径一定要和线宽一样大小么? 比如过孔直径是0.3mm，那么我通过这个过孔的导线也应该设置成0.3mm?还是说这两者的关系是独立的，比如我孔径设置成0.3mm.过这个孔的线

发表于 04-03 06:24

I / O和时钟区域之间是什么关系

你好，我是新的virtex 4设计师。有人可以告诉I / O和时钟区域之间的关系。这可能是一个时钟能够i / o驱动多个BUFIO和更进一步的BUFR？提前致谢。求爱

发表于 06-03 07:22

输入时钟和采样率之间有什么关系？

评估板的频率是多少？输入时钟和采样率之间有什么关系？我最初的想法是使用与FPGA（200Mhz）相同的差分时钟来驱动ADC，但由于高抖动，似

发表于 06-17 09:21

STM32微控制器的时钟树和STM32CubeMX Clock Configuration的配置关系是什么？

STM32微控制器的时钟树和STM32CubeMX Clock Configuration的配置关系是什么？

发表于 02-14 07:12

Vivado时钟分组约束的三类应用

在Vivado中通过set_clock_groups来约束不同的时钟组，它有三个选项分别是-asynchronous，-logically_exclusive

发表于 02-08 08:39 •1118次阅读

边缘计算与云计算之间是怎样的关系？

然而，在飞速发展的背后，许多企业与组织仍对边缘计算存有诸多疑问，边缘计算与云计算之间是怎样的关系？边缘计算为何在近几年间“突飞猛进”？边缘数据的增长又将给企业带来怎样的机遇和挑战？本文

发表于 09-10 13:58 •5349次阅读

机械周期、时钟周期、脉冲、晶振频率之间的关系

机械周期、时钟周期、脉冲、晶振频率之间的关系晶振频率与脉冲的关系时钟周期与脉冲的关系机械周期与

发表于 01-13 10:45 •10次下载

Gowin时钟资源(Clock)用户指南

德赢Vwin官网网站提供《Gowin时钟资源(Clock)用户指南.pdf》资料免费下载

发表于 09-14 14:23 •0次下载

RQS_CLOCK-12时钟设置建议

在本篇博文中，我们来聊聊“RQS_CLOCK-12”时钟设置建议以及它如何帮助达成时序收敛。

发表于 07-26 09:53 •774次阅读

时钟子系统中clock驱动实例

都要早期，因此clock驱动是在内核中进行实现。在内核的 drivers/clk 目录下，可以看到各个芯片厂商对各自芯片clock驱动的实现：下面以一个简单的时钟树，举例说明一个

发表于 09-27 14:39 •798次阅读

运放的同相输入端和反相输入端之间的电阻怎样设置？

运放的同相输入端和反相输入端之间的电阻怎样设置？需要遵守什么原则？以及反馈部分的电阻？运放的同相输入端和反相输入端之间的电阻设置是一个非常

发表于 10-26 17:30 •5288次阅读