采样技术对信噪比的提升方法-德赢Vwin官网网

基本原理

如上图所示,过采样提升信噪比的基本原理：对于确定的ADC 芯片，其采样的量化噪声为固定常数，其均匀的分布在Fs/2带宽的奈奎斯特区间内，当采样率Fs增加时，等量的量化噪声将分布在更换的内奎斯特区间内，噪声谱密度降低（上图中阴影区域被压扁，但面积不变），即同样信号带宽内包含的噪声降低，理论上采样率每提高一倍，噪声功率谱密度就降低3dB。

利用该原理而得到的信噪比提升值称为“处理增益”，因此提高采样率可以在特定信号带宽内提高ADC的有效位ENOB，Fs每增加4倍，有效位增加1bit。有专门利用这个原理制造的ADC芯片，即sigma-delta型ADC，其通过很低的实际ADC分辨率（比如2bit）进行超高过采样（比如1024倍）后再滤波抽取，就能在得到10bit的分辨率，因此很多测量精密直流信号的ADC就适合用这种类型，要求的数据刷新速率较低，如用于测量温度、压力这种缓变的24bit、32bit ADC几乎（应该说全部）都是这种。

sigma-delta型ADC除了利用过采样外，还利用特殊的噪声整形技术，将关注的带内噪声大部分转移到带外，然后再用数字滤波器滤除，如此即可在前面常规过采样的基础上进一步降低目标带宽的噪声量；噪声整形的形状大概有两种，一种是针对中频数字接收（如ADI的某些中频数字接收芯片），有的称作“浴盆状”，一种是针对以直流为起点的低通应用，如上面提到的用于近直流测量的24、32bit ADC，重点、重点、重点来了，ADI的射频收发器如AD9361、71，ADRV9009等的接收通道ADC都属于sigma-delta型ADC；

注：以上3图来源自ADI文献

案列描述

案列描述：使用信号源给ADC输入一个-1dBFS的61MHz正弦信号，其中ADC采样率80MHz，信号经过DDC数字下变频、CIC滤波4抽取、两级FIR滤波2抽取最终得到5Mbps速率的基带IQ信号（带宽4MHz），通过Vivado的ILA核从FPGA同时抓取ADC原始数据、DDC结果、CIC结果、HB滤波结果、FIR滤波结果；然后将数据导入matlab绘制频谱和计算SNR；文中所有频谱不是matlab仿真而来，而是在FPGA中采集的实际信号频谱。

处理增益PG=Fs/(2BW)=80/(25)=8，即理想情况下SNR能够提升9dB（过采样处理增益）,从图看出经过系列处理后SNR提高了8.3dB，后文中除了第一个图是原始实信号外，其余均为基带I路信号，最后输出信号的信噪比与理想条件下相差0.7dB，这0.7dB的差异主要就是滤波器不理想（过渡带）等因素所导致。

基本流程

图1-ADC采样的原始数据频谱

图2-DDC后的I路数据频谱

信号中有直流成分，导致DDC过程中NCO本振频率（20MHz）泄露

图3-CIC后的I路数据频谱

实际此处采用4倍CIC抽取其实有些问题，

图4-HB后的I路数据频谱

图5-末级FIR后的I路数据频谱

滤波器带宽设置为2MHz，故上图中可清晰见到2~2.5MHz处的滤波器过渡带滚降特性。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

数字滤波器

数字滤波器

+关注

关注
4

文章
270

浏览量
47016
射频收发器

射频收发器

+关注

关注
4

文章
256

浏览量
25398
数字接收机

数字接收机

+关注

关注
1

文章
23

浏览量
11634
FPGA开发板

FPGA开发板

+关注

关注
10

文章
122

浏览量
31498
ADC芯片

ADC芯片

+关注

关注
3

文章
77

浏览量
20264

基于DSP和FPGA技术的低信噪比雷达信号检测

dB时能测到雷达信号，使雷达的有效作用间隔进步。本文主要先容基于DSP和FPGA技术的低信噪比情况下雷达信号的检测。1 设计思想　　本技术的设计思想主要是通过对接收到的雷达信号进行高速A／D

发表于 08-15 09:43

利用DSP和FPGA技术的低信噪比雷达信号检测设计介绍

　　我国目前的海事雷达大多为进口雷达，有效探测距离小，在信噪比降为3 dB时已经无法识别信号。随着微电子技术的迅猛发展，高速A／D(模拟／数字转换)和高速数字信号处理器件(Digital

发表于 07-04 06:55

如何利用DSP和FPGA技术检测低信噪比雷达信号？

dB时能测到雷达信号，使雷达的有效作用距离提高。有哪些方法能检测低信噪比雷达信号？可以利用DSP和FPGA技术吗？

发表于 08-05 07:30

提升JavaEE技术的方法

　　一、提升对JavaEE技术的思考　　很多人口里嚷着要提升JavaEE技术，行动也有，但就是不奏效，是怎么回事呢？因为行动前没有好好的思考，比如老是盯着已经掌握熟练的JavaEE

发表于 12-17 16:47

多带通信号采样的信噪比分析

利用多带通信号欠采样定理和数字变频等技术，可以实现对多个带通信号的同时直接采样及提取处理。当采样率低于信号最高频率的2倍时，采样后信号的

发表于 02-27 15:32 •43次下载

低信噪比下RFID调制识别方法的研究

针对RFID标准中常用的数字调制方式，提出了一种新的低信噪比下测试识别方法。该方法采用自适应阈值小波消噪方法预处理识别信号，提高了在低信噪比

发表于 10-15 09:53 •26次下载

什么是声卡采样/信噪比

什么是声卡采样/信噪比 采样：把模拟音频转成数字音频的过程,就称作采样，所用到的主要设备便是模拟/数字转换器（Analog to Digital C

发表于 02-05 09:41 •622次阅读

过采样法提高A_D分辨率和信噪比

介绍一种简便的方法, 只用软件就可以将转换器位数提高, 并且还能同时提高采样系统的信噪比。通过实际验证, 证明该方法是成功的。

发表于 03-19 15:35 •65次下载

基于周期平稳的盲信噪比估计方法

基于对信号的周期平稳统计量的分析，提出了一种高斯白噪声信道下的盲信噪比估计方法。对信号的调制方式没有要求，也不需要发送端发送己知数据。

发表于 03-20 14:06 •25次下载

信噪比估计方法研究

在QPSK调制方式下，分别研究推导了基于辅助数据的极大似然比信噪比估计算法研究、基于矩的信噪比估计算法研究以及基于高阶累积量的信噪比估计算法。通过仿真比较了信噪比估计算

发表于 04-27 16:35 •26次下载

基于fpga的过采样技术设计

过采样技术是数字信号处理者用来提高模数转换器（ADC）性能经常使用的方法之一，它通过减小量化噪声，提高ADC的信噪比，从而提高ADC的有效分辨率［1］。过

发表于 12-19 09:55 •2691次阅读

浅谈ADC过采样提高信噪比

一般来说，我们可以提高ADC采样位数来提高ADC的信噪比，但是往往意味着ADC的成本可能也会更高。有没有不提高位数，同样优化信噪比的方法呢?有的，那就是过

发表于 03-07 08:56 •7107次阅读

过采样：提高ADC信噪比巧妙方法

一般来说，我们可以提高ADC采样位数来提高ADC的信噪比，但是往往意味着ADC的成本可能也会更高。有没有不提高位数，同样优化信噪比的方法呢？有的，那就是过

发表于 06-02 10:44 •1722次阅读

CDMA系统中的信噪比优化与增强技术

CDMA系统中的功率控制是一项重要的优化技术，通过对发射功率进行动态调整，使各用户达到相对均衡的接收信噪比。合理的功率控制可以提高系统容量、降低干扰和提升系统性能。

发表于 06-20 16:17 •1440次阅读

如何提高信噪比的有效方法

信噪比（SNR）是指信号与噪声的比例，是评价一个系统或设备性能的重要指标。提高信噪比可以通过多种方法实现，以下是一些有效的方法：一、增加信号强度提高发射功率：在信号发射端，通过增

发表于 12-10 14:30 •367次阅读