AMD Xilinx MPSoC VCU使用要点-德赢Vwin官网网

VCU编码帧率
最近有客户反馈VCU编码4K NV12 视频时，帧率只能达到42FPS。

Vivado设计检查
通过检查Vivado设计，发现以下设计可能影响帧率，做了改进。

1. VCU与DDR连接的AXI Interconnect的位宽是32-bit。建议改为64-bit或者128-bit。
2. VCU的AXI Master连接到了DDR的同一个Slave port。建议同时运行的模块的AXI Master，连接到DDR的不同的Slave port，防止拥塞，充分利用带宽。
3. VCU Coding type 被设置成Intra Frame Only，导致VCU Encode buffer为0。建议设置为Intra & Inter Frame ，并设置Motion Vector Range为 medium，得到更大的VCU Encode buffer。
4. 使能VCU Encode buffer。

软件设计检查
1. 软件设置CacheLevel2为True，使用VCU Encode buffer。
2. 使用HDMI-Rx等Live Vidoe，不使用filesrc，避免数据拷贝。

结论
经过以上改进后，帧率可以达到64FPS。

VCU延时
客户使用在gst命令前添加GST_DEBUG="GST_TRACER:7" GST_TRACERS="latency" GST_DEBUG_FILE="/run/latency.txt"来测量VCU延时，发现解码延时达到5秒钟。这是错误的结果。单板没有足够的内存保存5秒钟的原始视频，甚至没有足够的内存保存2秒钟的原始视频。

建议使用 GST_DEBUG=omx:6 GST_DEBUG_FILE="/run/latency.txt"来测试VCU延时。在记录文件里搜索“retrieved latency”，可以看到各个模块的延时。

普通情况下的延时数据, 编码延时18ms，解码延时200ms。

0:00:00.408347321 4876 0xaaab00dce770 DEBUG omxvideoenc gstomxvideoenc.c:2659:gst_omx_video_enc_set_latency: retrieved latency of 18 ms
0:00:00.506572825 4876 0xaaab00e5c770 DEBUG omxvideodec gstomxvideodec.c:2481:gst_omx_video_dec_set_latency: retrieved latency of 200 ms

Low-Latency情况下的延时数据, 编码延时4ms，解码延时17ms。

0:00:00.422535568 8048 0xaaaae02f2770 DEBUG omxvideoenc gstomxvideoenc.c:2659:gst_omx_video_enc_set_latency: retrieved latency of 4 ms
0:00:00.521424529 8048 0xaaaae0382770 DEBUG omxvideodec gstomxvideodec.c:2481:gst_omx_video_dec_set_latency: retrieved latency of 17 ms

Low-Latency情况下的延时数据, 编码延时4ms，解码延时17ms。

PG252中的Glass-to-Glass延时数据

Table 69: Glass-to-Glass Latency

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

amd

amd

+关注

关注
25

文章
5466

浏览量
134081
Xilinx

Xilinx

+关注

关注
71

文章
2167

浏览量
121290
编码

编码

+关注

关注
6

文章
940

浏览量
54812
AXI

AXI

+关注

关注
1

文章
127

浏览量
16622

什么是Xilinx ZynqUltraScale+ MPSoC技术？

ZynqUltraScale+ MPSoC是Xilinx推出的第二代多处理SoC系统，在第一代Zynq-7000的基础上做了全面升级。包括先进的multi-domain，multi-island电源

发表于 10-09 06:07

如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

Xilinx DDR 控制器。　　DDR PHY 与电路板调试：　　Zynq UltraScale+ MPSoC VCU DDR 控制器采用 MIG PHY。　　这意味着您可以使用标准 MIG 示例设计来验证您

发表于 01-07 16:02

如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？

发表于 01-22 06:29

Xilinx Zynq UltraScale MPSoC可扩展电源设计

TIDA-01480 参考设计是一种可扩展的电源设计，旨在为 Xilinx Zynq UltraScale+ (ZU+) 系列 MPSoC 器件供电。此设计接收来自标准直流电源的电力，并通过明确的 Samtec 插座端子板连接方式为 X

发表于 10-14 08:52 •2023次阅读

Xilinx UltraScale+ FPGA和MPSoC互连宽度的使用

从19到32Gb / s的互连宽度正在迅速扩大。了解Xilinx UltraScale +™FPGA和MPSoC如何直接使用这些互连，以及KCU116和VCU118评估套件如何快速启动您的设计。

发表于 11-22 07:21 •3170次阅读

Xilinx的Xa Zynq UltraScale MPSOC数据手册免费下载

Xa Zynq UltraScale+™ MPSOC系列基于Xilinx UltraScale™MPSOC体系结构。该系列产品在单个设备中集成了功能丰富的64位四核ARM®Cortex™-A53

发表于 02-20 15:57 •10次下载

如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？

UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。 DDR PHY 与电路板调试： Zynq UltraScale...

发表于 02-23 06:00 •15次下载

MPSoC Video Codec Unit提供详细说明

Xilinx提供超低延时编解码方案，并提供了全套软件。MPSoC Video Codec Unit提供了详细说明。其中的底层应用软件是VCU Control-Software（Ctrl-SW

发表于 05-28 15:09 •1989次阅读

简述MPSoC VCU调试方法和调试流程

概要介绍 MPSoC VCU在很多产品中得到了应用。在不同产品的调试过程中，有一些共同的办法。首先看看Video子系统的简单框图，其中包含视频输入、编解码、视频输出等模块。视频输入模块，硬件可能是

发表于 10-13 10:43 •1861次阅读

MPSoC VCU调试方法和调试流程

MPSoC VCU在很多产品中得到了应用。在不同产品的调试过程中，有一些共同的办法。首先看看Video子系统的简单框图，其中包含视频输入、编解码、视频输出等模块。视频输入模块，硬件可能是

发表于 08-02 09:29 •1208次阅读

MPSoC VCU Ctrl-SW 2020.2编码不同Stride的YUV文件

Xilinx提供超低延时编解码方案，并提供了全套软件。MPSoC Video Codec Unit提供了详细说明。其中的底层应用软件是VCU Control-Software(Ctrl-SW)。

发表于 08-02 14:42 •956次阅读

AMD MPSoC PS PCIe使用要点

有客户需要通过PCie从Windows系统访问MPSoC的DDR，从而使X86和A53通过共享DDR内存的方式交互大量数据

发表于 07-10 16:52 •912次阅读

AMD-Xilinx MPSoC的Watchdog在Linux中使用的简明教程

AMD-Xilinx MPSoC的器件里，提供了内置的Watchdog

发表于 07-07 14:15 •1083次阅读

适用于Xilinx Zynq UltraScale+ MPSoC应用的电源参考设计

德赢Vwin官网网站提供《适用于Xilinx Zynq UltraScale+ MPSoC应用的电源参考设计.pdf》资料免费下载

发表于 09-13 09:55 •9次下载

AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件

AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件可快速启动汽车、工业、视频和通信应用设计。AMD/X

发表于 11-20 15:32 •309次阅读