Cadence 数字、定制/模拟设计流程通过认证，Design IP 现已支持 Intel 16 FinFET 制程
内容提要
●Cadence 流程已通过认证，可立即投入生产，该工艺下 Design IP 产品现已完备，可支持客户进行 Intel 16 工艺下 SOC 设计
●客户可以基于已被充分认证的 Cadence 流程，以十足把握交付各类 HPC 及消费电子应用
中国上海，2023 年 7 月 14 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布其数字和定制/vwin 流程现已通过 Intel 16 FinFET 工艺技术认证，其 Design IP 现可支持 Intel Foundry Services（IFS）的此工艺节点。与此同时，Cadence 和 Intel 共同发布了相应的制程设计套件（PDK），用于加速一系列应用的开发，包括低功耗消费电子及高性能计算（HPC）应用。客户现在可以使用支持立即投产的 Cadence设计流程和 Design IP，实现设计目标并加快产品上市。
Intel 16 数字全流程
完整的 Cadence RTL-to-GDS 流程已经过认证和优化，可用于 Intel 16 工艺节点，助力客户实现设计的功耗、性能和面积（PPA）目标。该流程包括 Innovus Implementation System、GenusSynthesis Solution、Quantus Extraction Solution、TempusTiming Signoff Solution 及 Tempus ECO Option、PegasusVerification System 和 Pegasus DFM 以及 VoltusIC Power Integrity Solution。Cadence流程的部分功能进行了针对 Intel 16 工艺规则的优化，包括过孔插入和天线规则支持，有助于实现高质量设计。
Intel 16 定制/模拟流程
Cadence VirtuosoStudio（包含 Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Suite）和集成的 SpectreX Simulator 均已通过 Intel 16工艺节点认证。这些工具经过功能增强，可以更好地管理工艺角仿真，执行统计分析、设计对中和电路优化。
Virtuoso设计平台与 Innovus Implementation System 紧密集成，通过一个共用的数据库来提升混合信号设计的实现方法。此外，Virtuoso Layout Suite 经过全面更新，以便在 Intel 16 工艺上有效进行版图实现，该工具提供了多项功能，包括提高整个版图设计环境的性能和可扩展性；基于非均匀网格的器件布局布线方法，带有布局、布线、填充和插入 dummy 的交互式辅助功能；支持基于宽度的间距模式（WSP）；集成寄生提取和 EM-IR 检查；并且通过 Virtuoso InDesign DRC 集成了签核品质的物理验证功能。
Intel 16 设计 IP
Cadence Design IP 已针对 Intel 16工艺进行了移植和硅验证，包括企业级 PCI Express（PCIe）5.0 和 25G-KR 以太网多协议 PHY；面向消费电子应用的多协议 PHY（支持 PCIe 3.0 和 USB 3.2 等标准）；面向 LPDDR5/4/4X 的多标准 PHY，支持多种存储器应用；MIPID-PHY℠ v1.2，支持各种 MIPI 消费电子应用，如相机和显示器；以及用于音频应用的 MIPI SoundWireI/O。
“双方的共同用户为各种垂直市场打造出色设计，并将我们视为值得信赖的代工合作伙伴，”Intel 副总裁兼产品与设计生态系统赋能部门总经理Rahul Goyal 说，“通过与 Cadence 的持续合作，我们正在为各类市场的客户提供技术赋能，帮助他们解锁 Intel 16 制程和先进的 Cadence 流程及 IP 所带来的节能优势。”
“Cadence 研发团队与 IFS 通力合作，针对 Intel 16 工艺技术验证了 Cadence 流程和设计 IP，确保客户能够快速采用我们的技术，及时交付创新的消费电子应用，”Cadence 高级副总裁兼市场及商务开发总经理 Nimish Modi 说，“芯片设计创新日新月异，因此我们对工具和 IP 进行了优化，以确保客户能够信心十足地交付设计，满足最严苛的设计要求。”
Cadence 先进的 EDA 解决方案和 IP 产品支持公司的智能系统设计（Intelligent System Design）战略，旨在助力客户实现 SoC 卓越设计。
关于 Cadence 先进节点解决方案
更多信息，请访问
www.cadence.com/go/advndifspr
（您可复制至浏览器或点击阅读原文打开）
关于 Cadence
Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。
2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。
-
Cadence
+关注
关注
65文章
921浏览量
142069
原文标题：Cadence 数字、定制/模拟设计流程通过认证，Design IP 现已支持 Intel 16 FinFET 制程
文章出处：【微信号：gh_fca7f1c2678a，微信公众号：Cadence楷登】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
易控智驾正式通过汽车功能安全流程认证
Cadence荣获2024全球电子成就奖之年度EDA/IP/软件产品奖
芯原畸变矫正处理器IP DW200-FS已通过ISO 26262 ASIL B认证
Cadence展示完整的PCIe 7.0 IP解决方案
Agile Analog扩展合作版图：携手格芯提供定制模拟IP
Cadence与Intel Foundry的战略合作取得重大成果
喜讯！芯海科技PD产品通过雷电4认证 进入Intel PCL列表
Cadence与Intel代工厂合作通过EMIB封装技术实现异构集成
新思科技与英特尔深化合作加速先进芯片设计
新思科技携手英特尔加速Intel 18A工艺下高性能芯片设计
新思科技与英特尔深化合作，以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计
Cadence数字和定制/模拟流程在Intel 18A工艺技术上通过认证
Dolphin Design宣布首款支持12纳米FinFet技术的硅片成功流片
SAFERTOS现已支持RISC-V架构安全应用
工商网监
评论