1 FPGA设计存在的4类时序路径-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA设计存在的4类时序路径

FPGA技术驿站 来源:FPGA技术驿站 2023-09-14 09:05 次阅读

命令set_multicycle_path常用来约束放松路径的约束。通常情况下,这种路径具有一个典型的特征:数据多个周期翻转一次,如下图所示。因此,我们把这种路径称为多周期路径(FPGA设计中更多的是单周期路径,每个周期数据均翻转)。

a580e98e-5292-11ee-a25d-92fbcf53809c.png

一般情况下,多周期路径约束的对象都是FPGA内部路径,路径所包含的逻辑单元也都是FPGA内部单元如触发器、BRAM或DSP等。但有时在片间接口使用set_input_delay和set_output_delay约束时,也会用到set_multicycle_path。这里我们就来讨论这种情形。

我们先从系统级角度看一下FPGA设计存在的4类时序路径,如下图所示。这4类路径包括:上游芯片到FPGA管脚(用set_input_delay约束)、FPGA内部路径(用create_clock约束)、FPGA管脚到下游芯片(用set_output_delay约束)和FPGA管脚到FPGA管脚(用set_max_delay约束)。就前三条路径而言,如果把上游芯片、FPGA芯片和下游芯片作为一个整体看待,我们就会发现这三条路径本质上是一类路径,起点单元和终点单元都是触发器。只是触发器可能在FPGA外部而已。正因此,凡是适合于FPGA内部路径的多周期路径约束情形也适合于接口多周期路径约束情形。同时,也能看出Vivado的这种系统级的时序分析引擎对接口时序约束极为便利。

a595d9ac-5292-11ee-a25d-92fbcf53809c.png

情形1:数据每多个时钟周期翻转一次

如下图所示时序波形,数据每两个时钟周期翻转一次。

a5c3b0a2-5292-11ee-a25d-92fbcf53809c.png

如果数据是由上游芯片发送给FPGA,那么就需要用set_input_delay结合set_multicycle_path一起对接口路径进行约束,如下图所示。这里最后两行使用了set_multicycle_path,一个针对建立时间,一个针对保持时间。

a5dc28bc-5292-11ee-a25d-92fbcf53809c.png

如果数据是从FPGA发送给下游芯片,那么就需要用set_output_delay结合set_multicycle_path一起对接口路径进行约束,如下图所示。

a5f64cec-5292-11ee-a25d-92fbcf53809c.png

情形2:捕获时钟和发送时钟同频但有相差

如下图所示,发起时钟和捕获时钟同频但不同相。默认情况下,Vivado会选择两个时钟最为接近的边沿作为发起沿和捕获沿,如图中的蓝色箭头所示。显然,这种情况下,时序约束过紧且不符实际。这就要通过set_multicycle_path告诉工具真正的捕获沿是在2号标记处。

a60e1926-5292-11ee-a25d-92fbcf53809c.png

如果该路径存在于FPGA输入接口处,那么可以采用set_input_delay结合set_multicycle_path一起约束,如下图所示。

a6227614-5292-11ee-a25d-92fbcf53809c.png

如果该路径存在于FPGA输出接口处的源同步设计,那么可以采用set_output_delay结合set_multicycle_path一起约束,如下图所示。

a6445b3a-5292-11ee-a25d-92fbcf53809c.png

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    602979
  • FPGA设计
    +关注

    关注

    9

    文章

    428

    浏览量

    26508
  • 命令
    +关注

    关注

    5

    文章

    683

    浏览量

    22011
  • 约束
    +关注

    关注

    0

    文章

    82

    浏览量

    12728

原文标题:对于输入/输出路径什么场合需要用set_multicycle_path?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA案例之时序路径时序模型解析

    表。 这4路径中,我们最为关心是②的同步时序路径,也就是FPGA内部的
    的头像 发表于 11-17 16:41 3097次阅读
    <b class='flag-5'>FPGA</b>案例之<b class='flag-5'>时序</b><b class='flag-5'>路径</b>与<b class='flag-5'>时序</b>模型解析

    时序分析的基本概念及常规时序路径的组成

    边沿。 ④ 通常情况下这两个边沿会有一个时钟周期的差别。 2、时序路径 (Timing path典型时序路径有四种) ① ② 第一
    的头像 发表于 11-25 15:27 9791次阅读
    <b class='flag-5'>时序</b>分析的基本概念及常规<b class='flag-5'>时序</b><b class='flag-5'>路径</b>的组成

    详细解析vivado约束时序路径分析问题

    时序不满足约束,会导致以下问题: 编译时间长的令人绝望 运行结果靠运气时对时错 导致时序问题的成因及其发生的概率如下表: 由上表可见,造成时序问题的主要原因除了约束不完整,就是路径问题
    的头像 发表于 11-29 10:34 8701次阅读

    FPGA时序约束之伪路径和多周期路径

    前面几篇FPGA时序约束进阶篇,介绍了常用主时钟约束、衍生时钟约束、时钟分组约束的设置,接下来介绍一下常用的另外两个时序约束语法“伪路径”和“多周期
    发表于 06-12 17:33 1792次阅读

    FPGA时序分析之关键路径

    关键路径通常是指同步逻辑电路中,组合逻辑时延最大的路径(这里我认为还需要加上布线的延迟),也就是说关键路径是对设计性能起决定性影响的时序路径
    发表于 06-21 14:14 2250次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>分析之关键<b class='flag-5'>路径</b>

    详解时序路径的相关概念

    reg2reg路径约束的对象是源寄存器(时序路径的起点)和目的寄存器(时序路径的终点)都在FPGA
    的头像 发表于 06-26 14:28 1010次阅读
    详解<b class='flag-5'>时序</b><b class='flag-5'>路径</b>的相关概念

    fpga时序分析案例 调试FPGA经验总结

    可能无法满足时序要求。 跨时钟域信号的约束写法 问题一: 没有对设计进行全面的约束导致综合结果异常,比如没有设置异步时钟分组,综合器对异步时钟路径进行静态时序分析导致误报时序违例。  
    的头像 发表于 08-01 09:18 1805次阅读
    <b class='flag-5'>fpga</b><b class='flag-5'>时序</b>分析案例 调试<b class='flag-5'>FPGA</b>经验总结

    FPGA时序约束之时序路径时序模型

    时序路径作为时序约束和时序分析的物理连接关系,可分为片间路径和片内路径
    发表于 08-14 17:50 799次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>约束之<b class='flag-5'>时序</b><b class='flag-5'>路径</b>和<b class='flag-5'>时序</b>模型

    FPGA实战演练逻辑篇52:基本时序路径

    基本时序路径本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt 对于FPGA内部而言,通常有四大
    发表于 07-20 14:52

    FPGA时序约束--基础理论篇

    和时钟偏差组成的。 二、时序路径 时序路径是指从FPGA输入到输出的所有逻辑路径组成的
    发表于 11-15 17:41

    基于时序路径FPGA时序分析技术研究

    基于时序路径FPGA时序分析技术研究_周珊
    发表于 01-03 17:41 2次下载

    FPGA时序约束基本理论之时序路径时序模型

    典型的时序路径4,如下图所示,这4路径可分为片
    的头像 发表于 01-27 10:37 2713次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>约束基本理论之<b class='flag-5'>时序</b><b class='flag-5'>路径</b>和<b class='flag-5'>时序</b>模型

    全面解读时序路径分析提速

    FPGA 设计进程中,时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具,用于帮助缩短时序收敛所需时间,从而加速产品上市。本篇博文描述了一种
    的头像 发表于 05-19 11:25 3044次阅读
    全面解读<b class='flag-5'>时序</b><b class='flag-5'>路径</b>分析提速

    如何寻找时序路径的起点与终点

    左边的电路图是需要分析的电路,我们的目的是要对此电路进行时序分析,那首先要找到该电路需要分析的时序路径,既然找路径,那找到时序分析的起点与终
    的头像 发表于 05-04 17:13 2371次阅读

    FPGA时序约束理论篇之时序路径时序模型

    典型的时序路径4,如下图所示,这4路径可分为片
    发表于 06-26 10:30 678次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>约束理论篇之<b class='flag-5'>时序</b><b class='flag-5'>路径</b>与<b class='flag-5'>时序</b>模型