DDR3带宽计算方法 FPGA所支持的最大频率-德赢Vwin官网网

DDR3带宽计算之前，先弄清楚以下内存指标：

型号：MT41K256M16HA-125 IT_4Gb

位宽：单个DDR读写位宽 X DDR个数=16bit X 4片=64Bit。

内存容量 ：256M16；512M8；1G4。

256Meg16：32 Meg x 16 x 8 banks。

32Meg：每个BANK的存储大小为32M，1Meg = 1/8MB=1Mbit；
中间的16：代表每个bank的读写位宽为16bit；
8banks:代表这个DDR的型号有8个bank；

32 Meg x 16 x 8 banks的含义：

每个逻辑BANK的单元格数×每个单元格的位数×逻辑BANK数量，即每个逻辑BANK的单元格数为32兆，每个单元格的数据位是16bit，逻辑BANK的数量为8个。

总大小：32Meg x 16bit x 8banks = 2048Mbit=512MB=0.5GB

tCK ：

IO时钟频率 ：

时钟频率是指DDR芯片IO管脚CK和CK#上的时钟信号的频率；

最大IO时钟频率=1/tCK=1/1.25ns=800MHz。

内存时钟/核心频率 ：

DDR3的时钟频率是核心频率的4倍，200MHz。

DDR2芯片内核每次预读取4倍的数据至IO Buffer中，为了进一步提高外传速度，芯片的内核时钟与外部接口时钟（即我们平时接触到的Clock管脚时钟）不再是同一时钟，外部Clock时钟频率变为内核时钟的2倍。同理，DDR3每次预读取 8倍的数据，其芯片Clock频率为内核频率的4倍。

数据速率 :

DDR方式传输数据（上升和下降沿都传输），所以芯片的一根数据线上的传输速率 = 2*800Mhz = 1600MT/s。

MT/s全称 Million Transfers Per Second意为每秒百万次传输；1Hz=2T/s，1MHz=2MT/s。

传输速率 ：

因为DDR信号每个时钟信号可以传输2次，所以实际的传输速率= 2*800Mhz = 1600Mbit/s。

理论带宽 ：

理论带宽=传输速率*位宽=1600Mbit*64bit（4片）=12.5GB/s。

有效带宽 ：

有效带宽=理论带宽*有效系数=12.5GB/s*0.8=10GB/s。

DDR参数不完全统计表

带宽计算表

FPGA所支持的最大频率：

A7-ds181_Artix_7_Data_Sheet

K7-ds182_Kintex_7_Data_Sheet

V7-ds183_Virtex_7_Data_Sheet

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602960
DDR3

DDR3

+关注

关注
2

文章
276

浏览量
42239
DDR

DDR

+关注

关注
11

文章
712

浏览量
65318
内存

内存

+关注

关注
8

文章
3019

浏览量
74000
带宽计算

带宽计算

+关注

关注
0

文章
2

浏览量
6333

基于FPGA的DDR3多端口读写存储管理系统设计

本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储

发表于 04-07 15:52 •1.3w次阅读

基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>DDR3</b>多端口读写存储管理系统设计

DDR3带宽的计算方法

我们在买DDR内存条的时候，经常会看到这样的标签DDR3-1066、DDR3-2400等，这些名称都有什么含义吗？请看下表。

发表于 09-26 11:35 •4463次阅读

<b class='flag-5'>DDR3</b><b class='flag-5'>带宽</b>的<b class='flag-5'>计算方法</b>

【小知识分享】SDR/DDR1/DDR2/DDR3的接口区别

1、从工作平率上说：首先接口就全部不同电压不同频率的计算方法不同 SDR的频率就是外频 133=133 DDR的频率就是外频的2倍 13

发表于 12-30 14:35

【小知识分享】SDR/DDR1/DDR2/DDR3的接口区别

1、从工作平率上说：首先接口就全部不同电压不同频率的计算方法不同 SDR的频率就是外频 133=133 DDR的频率就是外频的2倍 13

发表于 12-30 14:36

如何提高DDR3的效率

的话总的带宽就不够。burst length太小，整体的带宽利用率就更悲催了。请问各位前辈有没有什么好的方法能够在这种应用用最大化的利用DDR3

发表于 08-27 14:47

FPGA外接DDR3，带宽怎么计算？

DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。fpga与DDR的接口如下：

发表于 02-17 18:17

基于FPGA的DDR3 SDRAM控制器的设计与优化

进行了DDR3 SDRAM控制器的编写，分析并提出了提高带宽利用率的方法。最终将其进行类FIFO接口的封装，屏蔽掉了DDR3 IP核复杂的用户接口，为

发表于 08-02 09:34

如何用中档FPGA实现高速DDR3存储器控制器？

的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的

发表于 08-09 07:42

ddr3的读写分离方法有哪些？

DDR3是目前DDR的主流产品，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的

发表于 11-06 13:44 •8855次阅读

基于FPGA的DDR3 SDRAM控制器用户接口设计

为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的设计方法，提出了一种基于Verilog-HDL 语言的

发表于 11-17 14:14 •3645次阅读

基于FPGA的DDR3多端口读写存储管理的设计与实现

为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突，设计并实现了基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成D

发表于 11-18 18:51 •7132次阅读

FPGA学习-DDR3

和下降沿都发生数据传输。图1. DDR3结构二、地址的概念及容量计算 2.1地址的概念 DDR3的内部是一个存储阵列，将数据“填

发表于 12-21 18:30 •3286次阅读

基于FPGA的DDR3读写测试

本文介绍一个FPGA开源项目：DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。

发表于 09-01 16:23 •1648次阅读

阐述DDR3读写分离的方法

DDR3是2007年推出的，预计2022年DDR3的市场份额将降至8%或以下。但原理都是一样的，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述

发表于 10-18 16:03 •1064次阅读

DDR4和DDR3内存都有哪些区别？

是目前使用最为广泛的计算机内存标准，它已经服务了计算机用户多年。但是，DDR4内存随着技术的进步，成为了更好的内存选择。本文将详细介绍DDR4和DD

发表于 10-30 09:22 •1.1w次阅读