LVDS电平学习笔记-德赢Vwin官网网

LVDS电平是根据ANSI/EIA/TIA-644定义的一种电平标准，其标准定义的相关参数如下：

图1 LVDS电平标准

标准参数的制定一方面取决于器件的制造工艺水平，另一方面取决于该标准面向的应用场景的性能要求。这意味着在不同的参数里，思考参数的取值的方法可能大相径庭。

LVDS电平基本原理

图2 LVDS发送和接收电路的结构

LVDS的发送电路一般为图2所示的全桥结构，当T1和T4导通时，发送侧输出的电流通过末端100欧姆的匹配电阻形成回路，此时电压上正下负；当T2和T3导通时，末端电阻的电流流向逆转，此时电压下负上正，LVDS即通过此来传输高低电平。另外，发送电路内部一般都会有直流偏置来提供共模电压。
2. 共模电压

LVDS电平标准对共模电压做了具体的要求，并且根据实际的芯片手册来看，输入输出对共模电压的要求并不一致，那么，共模电压有什么作用，为什么共模电压的要求会不一致呢。

图3 SN65LVDS049 的输入输出参数

图3截取了SN65LVDS049 的相关参数，可以看到其输出共模电压是1.125V ~ 1.375V，输入共模电压为0.05~2.35V，两者相差较大，原因在于输出参数为性能要求决定，通过内部偏置电压，可以满足参数的要求，而输入参数则更多的由器件本身特性决定，它表示该器件可正常工作的一个范围。至于为什么是这么一个范围，则需要进一步分析。

LVDS的接收器是一个运放，运放的输入级如图4所示。

图4 运放输入级的结构

M1和M2组成电流镜，为M3和M4组成的差分输入对提供有源负载。使用电流镜的原因是因为电流源的阻抗非常大，根据A v =gmR D ,理论上可以提供很大电压增益，并且电流源也可提供稳定的偏置电流，减小温度的影响。MOS管的跨导gm在饱和区较大且较为稳定，所以在放大电路中，MOS管一般工作在饱和区。为了满足这个要求，我们需要对MOS管的工作点进行设置，这也是共模电压的任务。

为了简化分析，假设MOS的开启电压为0，如若要使MOS管工作在饱和区，要满足V gd

Vcm -VDD -Von（sat）

即：

Vcm

显然，Vcm应大于Vth ，故有：

Vth

可见，输入共模电压的取值是比较宽泛的，所以，当输入电压的值较大，输入共模电压的值自然会升高。而输出共模电压的值是内部偏置电压决定的，两者存在差异是正常的。

终端电阻、偏置电流源以及输入门限电压
终端匹配电阻取值100ohm主要是为了阻抗匹配。从标准上看，偏置电流源的大小也是可以调节的，摆幅低时传输距离短，但是可以达到更高的频率，反之则传输距离可以变长但频率上限会降低。门限电压则可由器件工艺控制，是一个硬性指标。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

运放

运放

+关注

关注
47

文章
1163

浏览量
53062
lvds

lvds

+关注

关注
2

文章
1043

浏览量
65791
接收电路

接收电路

+关注

关注
13

文章
86

浏览量
25142
电平标准

电平标准

+关注

关注
0

文章
4

浏览量
6589
LVDS电平

LVDS电平

+关注

关注
0

文章
3

浏览量
1632

浅谈LVDS、CML、LVPECL三种差分逻辑电平之间的互连

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长，分为两部分：第一部分是同种逻辑电平之间的互连，第二部分是不同种逻辑电平之间的互连。下面详

发表于 12-20 11:39 •3.8w次阅读

浅谈<b class='flag-5'>LVDS</b>、CML、LVPECL三种差分逻辑<b class='flag-5'>电平</b>之间的互连

电平标准M-LVDS接口学习笔记

M-LVDS:英文全称Multipoint-Low-Voltage DifferentialSignaling，中文全称：多点低电压差分信号，其主要目的是将点对点的LVDS延申用于解决多点应用问题，因此其除了LVDS的相关低功耗

发表于 11-22 16:29 •9310次阅读

<b class='flag-5'>电平</b>标准M-<b class='flag-5'>LVDS</b>接口<b class='flag-5'>学习</b><b class='flag-5'>笔记</b>

电平标准LVDS接口学习笔记

LVDS: 英文全称Low-Voltage Differential Signaling，中文全称：低电压差分信号，其基本特点即：“低电压”、“差分”，引申特点“高速”、“低功耗”、“抗干扰”、“低辐射”。

发表于 11-22 16:31 •1.8w次阅读

<b class='flag-5'>电平</b>标准<b class='flag-5'>LVDS</b>接口<b class='flag-5'>学习</b><b class='flag-5'>笔记</b>

什么是LVDS电平#电路设计

fpgalvds逻辑电平

小鱼教你模数电

发布于 :2021年11月22日 18:35:03

如何进行CAN与LVDS信号的电平检测

怎样进行CAN和LVDS信号的检测，思路是想用LED灯的点亮来检测信号的正常传输，怎样实现CAN信号电平驱动LED灯，用哪个片子比较好，有经验的大神们给点方案

发表于 08-13 15:09

求助LVDS电平转HCSL的转换电路

初步设想是LVDS输出端AC耦合，HCSL输入端用端接电阻加偏置。目前HSCL的供电端是0.8V。想问一下这个电平转换电路具体怎么实现呢，还有LVDS的差分峰峰值是能够满足HCSL的输入要求的吧？

发表于 08-19 14:50

LVDS信号电平特性

LVDS信号电平特性 LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。LVDS驱动器由一个驱动差分线对的电流源组成（通常电

发表于 10-16 13:50 •1.7w次阅读

ECL电平、LVDS电平、TTL电平_简单的比较

ECL电平、LVDS电平、TTL电平三者的简单比较，在应用方面酌情选取

发表于 08-29 16:05 •71次下载

LVDS和CML与LVPECL的同种差分逻辑电平之间的互连教程

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长，分为两部分：第一部分是同种逻辑电平之间的互连，第二部分是不同种逻辑电平之间的互连。

发表于 01-07 16:30 •36次下载

<b class='flag-5'>LVDS</b>和CML与LVPECL的同种差分逻辑<b class='flag-5'>电平</b>之间的互连教程

LVDS接口设计及电平转换综述

LVDS接口设计及电平转换综述

发表于 07-31 16:34 •15次下载

LVDS电平以及LVDS25电平能否约束到这个BANK上呢？

当两个banks的I/O口作为LVDS电平时，HR banks的I/O电压VCCO只能为2.5V，HP banks的I/O口电压为1.8V。两个banks支持LVDS的标准不同，HR I/O banks的I/O只能分配

发表于 06-24 11:28 •8984次阅读

CML电平学习笔记

CML电路如图1 所示，输入部分为一射随器，假设T3管为N端，T4管为P端，当P大于N时即输入为高电平，反之为低电平。由于输入部分为射随器，输出端接收到高低电平的相位与输入端一致，当接收为高电

发表于 09-20 15:32 •3011次阅读

ECL/PECL/LVPECL电平学习笔记

LVPECL电平是常用的一种逻辑电平，大部分资料对该电平的描述为：由ECL电平发展而来，但是对其逻辑电平门限的确定、为什么要加一个偏置

发表于 09-21 17:04 •4712次阅读

隔离式LVDS接口电路笔记

德赢Vwin官网网站提供《隔离式LVDS接口电路笔记.pdf》资料免费下载

发表于 11-29 10:54 •0次下载

搜索历史

LVDS电平学习笔记

评论