使用mailbox和MUTEX的处理器间通信解决方案-德赢Vwin官网网

现在业界的许多解决方案都包含多个处理器，或者是硬核处理器，如Arm A9、A53或R5，软核如MicroBlaze、Arm Cortex-M1/M3，或者是两者的组合。

Arm Cortex-M1被称为软核处理器，这主要是因为它在设计和应用上具有更大的灵活性。首先，软核处理器是可以根据需要进行定制的。在设计上，Arm Cortex-M1可以根据特定应用的需求进行定制。例如，在硬件资源有限的情况下，如FPGA设备，Cortex-M1能通过优化设计来满足面积预算要求。它采用了三阶段32位RISC处理器架构，并且使用了高效的指令集，例如Thumb-2指令集，这样就可以在有限的硬件资源下实现更高的性能。其次，软核处理器在应用上也更加灵活。它们可以集成到各种不同的硬件平台中，比如FPGA、ASIC等。同时，软核处理器可以使用不同的编程语言进行编程和控制，这样就可以适应更多的应用场景和需求。由于其灵活性和适应性，软核处理器在各种应用领域中更加受欢迎。

当我们实施多处理器解决方案时，通常我们会在可用的内核之间划分任务，利用每个内核来最大限度地提高其性能属性。例如，在PL中使用MicroBlaze或Cortex内核来执行专用的实时卸载任务，同时使用硬核应用程序处理器来执行更高级别的功能。

如果你做过复杂Soc相关的项目，应该对于这个肯定有所了解，用一个客制化的小核去协助主处理器做很多的事情，或者是多核SMP架构中，都会常看到这种核间通信的机制。

当然，要正确实施多处理器解决方案应用程序，解决方案中的所有处理器都需要能够安全可靠地通信和共享可用的系统资源。

这就是处理器间通信（IPC）的作用所在；如果正确实施，它可以实现处理器之间的安全可靠通信，同时也允许多个处理器共享公共资源，例如UART，而不会导致损坏的冲突。

mailbox和MUTEX在我们的IPC解决方案中扮演不同的角色：

这个字母一大写一小写突然看的我好难受但是又不想改哈哈哈

mailbox-允许使用基于FIFO的消息传递方法在多个处理器之间进行双向通信。

MUTEX-实现互斥锁，这允许处理器锁定共享资源，防止同时进行多次访问。

无论我们使用异构SoC还是FPGA，mailbox和MUTEX都在可编程逻辑（PL）中实现。

异构SoC（System on Chip）处理器是一种集成多个不同架构处理单元核心的SoC处理器。例如，TI的OMAP-L138（DSP C674x + ARM9）和AM5708（DSP C66x + ARM Cortex-A15）SoC处理器，以及Xilinx的ZYNQ（ARM Cortex-A9 + Artix-7/Kintex-7可编程逻辑架构）SoC处理器等。异构多核SoC处理器结合了不同类型处理器的优点。例如，ARM处理器廉价且耗能低，擅长进行控制操作和多媒体显示；DSP天生为数字信号处理而生，擅长进行专用算法运算；FPGA则擅长高速、多通道数据采集和信号传输。同时，核间通过各种通信方式，快速进行数据的传输和共享，使得异构多核SoC处理器能实现1+1>2的效果。

我们可以直接从Xilinx IP库在设计中实现mailbox和MUTEX。由于两者都用于两个处理器之间的通信，因此它们有两个从AXI输入。

使用mailbox或MUTEX，为每个处理器提供一个从AXI接口。

在本示例中，我们将使用Zynq与PL中的MicroBlaze通信和共享资源。

MicroBlaze将连接到驱动LED的GPIO。

要创建框图，我们首先需要添加Zynq处理系统IP，并运行块自动化以配置选定主板的Zynq。

这是添加的一个处理系统。对于第二个，使用IP目录添加MicroBlaze。一旦MicroBlaze IP出现在框图中，双击重新自定义IP，选择微控制器预设，保持所有其他选项不变。

配置MicroBlaze IP后，下一步是运行其块自动化以创建MicroBlaze解决方案。这将添加到块RAM中，MicroBlaze将从中运行和调试设施。

现在有了我们的两个处理系统解决方案，我们已经准备好添加到mailbox和MUTEX中-这两个解决方案都可以从Xilinx IP目录中添加。

完成后，我们可以使用连接自动化向导将它们连接到两个处理器系统AXI连接。

mailbox使用FIFO传输消息，其深度可以通过重复使用mailbox IP来配置。为确保在接收处理器上有效处理消息，mailbox能够在消息排队时向相关处理器生成中断。

与mailbox一样，MUTEX非常相似，只是它不使用FIFO，而是为每个MUTEX使用寄存器来指示锁定状态。我们可以在多达8个处理器之间共享多达32个MUTEX。

为了防止处理器无意中或恶意地解锁互斥体，使用CPU ID。

完成的框图应与下面的框图相似。

我们现在可以构建硬件并将设计导出到SDK，准备编写软件应用程序。

MailBox

我们检查了Vivado中实现处理器间通信（IPC）邮箱和互斥体所需的硬件构建。

现在，我们将研究如何使用mailbox将数据从一个处理器传输到另一个处理器。

请记住，在这个系统中，我们使用的是Zynq处理系统(PS) A9内核之一和可编程逻辑（PL）中的MicroBlaze。

两个处理器都使用AXI连接到mailbox，因此我们可以使用主板支持包（BSP）中提供的API很容易就实现了发送和接收消息。

将设计从Vivado导出到Xilinx SDK将将中的硬件规范导入到SDK。在硬件项目中检查HDF文件将显示MicroBlaze和Cortex-A9内存映射。

导入硬件定义后，下一步是创建两个应用程序-一个用于Arm Cortex-A9，另一个用于MicroBlaze。当我们创建这些应用程序时，请确保选择适当的处理器，并启用应用程序也创建BSP。

完成此操作后，我们应在SDK项目资源管理器中包含以下内容：

描述Vivado设计的硬件平台-这应用作所有应用程序和BSP的参考硬件平台。

两个主板支持包-PS Arm A9和MicroBlaze应用程序各一个。

两个应用程序-PS Arm A9和MicroBlaze各一个。

在此应用程序中，MicroBlaze将报告何时启动并运行，以及LED的打开或关闭状态。

为此，我们将使用BSP提供的mailbox API，两者都提供相同的API供使用。

这些文件包含在xmbox.h文件中，使我们能够初始化和配置mailbox 以使用。

要从mailbox 读取和写入，有几个功能：

XMbox_Read ( XMbox * InstancePtr, u32 * BufferPtr, u32 RequestedBytes, u32 * BytesRecvdPtr)
XMbox_ReadBlocking ( XMbox * InstancePtr, u32 * BufferPtr, u32 RequestedBytes )
XMbox_Write(XMbox* InstancePtr,u32 * BufferPtr,u32 RequestedBytes, u32 * BytesSentPtr )
XMbox_WriteBlocking ( XMbox * InstancePtr, u32 * BufferPtr, u32 RequestedBytes )

在上述函数中，实例指针引用mailbox 声明，缓冲区指针指向我们存储TX或RX数据的位置。虽然请求的字节是传输的大小，但读和写函数也报告实际发送或接收的字节数，因为这可能与请求的字节数不同。

这里特别指出，对于所有函数，发送或接收的字节数应该是4的倍数；如果不是，则需要一些填充。如果没有请求4字节的倍数，将生成断言。

当然，阻塞读写不会报告实际发送或接收的字节数，因为函数实际上会阻塞，直到发送或接收请求的字节数。

除了发送和接收功能，还有许多内部管理功能：

中断使能、状态和禁用

发送和接收中断FIFO阈值定义

FFIO管理和控制，包括检查空和满、刷新和复位通过使用这些功能，我们能够为Arm A9内核和MicroBlaze创建简单的应用程序。

A9程序很简单。一旦mailbox 初始化，它就会永远循环等待来自MicroBlaze的消息，然后再通过终端打印出来。