物理约束实践：I/O约束-德赢Vwin官网网

物理约束实践：I/O约束

I/O约束（I/O Constraints）包括I/O标准（I/OStandard）约束和I/O位置（I/O location）约束。

以Xilinx Vivado开发工具为例，点击OpenImplemented Design，打开实现设计（Implemented Design）页面。接着如图1所示，在菜单上点击Layout-> I/O Planning，打开I/O约束页面。

图1I/OPlanning菜单

I/O约束页面如图2所示，在该页面中，Allports一列中按照总线的方式进行分类，可以进一步展开看到每一个具体的I/O引脚的约束信息。这里的I/O标准约束包括了电平标准（I/O Std）、输出驱动强度（Drive Strength）、上下拉类型（Pull Type）、偏斜率类型（Slow Type）、输入终端阻抗（IN_TERM）等。由于I/O标准和FPGA外部所连接的外设芯片息息相关，每个外设芯片所对应的I/O标准不同，在FPGA中的约束设置也有所不同。

图2I/O约束页面

如图3所示，展开一组名为ddr3_ba的总线，其下的3个I/O引脚详细的约束信息都一目了然。Package Pin一列即I/O的位置约束信息，通常对应着一些字母和数字组合的位置代号，如图示的B15、A15、C16，即FPGA器件封装上对应着的具体的物理引脚的代号。通过这样的位置约束，就将FPGA顶层模块代码中的I/O信号和器件封装上的引脚映射在一起了。

图3I/O位置约束

审核编辑：汤梓红

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602953
Xilinx

Xilinx

+关注

关注
71

文章
2167

浏览量
121289
引脚

引脚

+关注

关注
16

文章
1193

浏览量
50405
约束

约束

+关注

关注
0

文章
82

浏览量
12728
Vivado

Vivado

+关注

关注
19

文章
812

浏览量
66470

原文标题：物理约束实践：I/O约束

文章出处：【微信号：FPGA快乐学习，微信公众号：FPGA快乐学习】欢迎添加关注！文章转载请注明出处。

Xilinx FPGA管脚物理约束介绍

引言：本文我们简单介绍下Xilinx FPGA管脚物理约束，包括位置（管脚）约束和电气约束。

发表于 07-25 10:13 •4953次阅读

FPGA I/O口时序约束讲解

前面讲解了时序约束的理论知识FPGA时序约束理论篇，本章讲解时序约束实际使用。

发表于 08-14 18:22 •1617次阅读

FPGA <b class='flag-5'>I</b>/<b class='flag-5'>O</b>口时序<b class='flag-5'>约束</b>讲解

物理约束之IO约束

[get_ports {data_out[0]}]set_propertyIOSTANDARD LVCMOS33 [get_ports {data_out[0]}]也可在综合之后，打开右上角小窗口，选择I/O Planning进行约束

发表于 09-21 13:17

物理约束之布局约束

1. 单元布局约束set_property BELGTHE2_CHANNEL[get_cellsswitch_v2_i/srio_0/srio_gen2_0_inst

发表于 09-26 15:32

如何约束内部生成的i2s o时钟？

正确。我的问题是 - 1）警告可以被忽略吗？如果没有，我怎么能摆脱上述警告？我只在CPLD实施的情况下看到它。如果我将设备更改为virtex FPGA，警告就会消失2）如何约束内部生成的i2s_o时钟

发表于 04-12 14:24

请问物理约束文件ADC可做哪些约束？

物理约束文件ADC可做哪些约束？

发表于 08-11 08:37

Adam Taylor玩转MicroZed系列74：物理约束

研究了相关的时序约束后，在设计中我们也不能忽视所能运用到的物理约束。一个工程师最常用的物理约束是I

发表于 02-08 02:20 •289次阅读

FPGA设计约束技巧之XDC约束之I/O篇（上）

从UCF到XDC的转换过程中，最具挑战的可以说便是本文将要讨论的I/O约束了。 I/O 约束的语

发表于 11-17 18:54 •1.3w次阅读

FPGA设计约束技巧之XDC约束之I/O篇（下）

XDC中的I/O约束虽然形式简单，但整体思路和约束方法却与UCF大相径庭。加之FPGA的应用特性决定了其在接口上有多种构建和实现方式，所以从UCF到XDC的转换过程中，最具挑战的可以说

发表于 11-17 19:01 •7393次阅读

XDC约束及物理约束的介绍

观看视频，了解和学习有关XDC约束，包括时序，以及物理约束相关知识。

发表于 01-07 07:10 •6199次阅读

简述Xilinx FPGA管脚物理约束解析

引言：本文我们简单介绍下Xilinx FPGA管脚物理约束，包括位置（管脚）约束和电气约束。

发表于 04-27 10:36 •4482次阅读

物理约束实践：网表约束DONT_TOUCH

信号，此时就可以使用DONT_TOUCH约束达到保留这些信号的目的。又如，有时在设计中会对一些高扇出的信号进行手动的逻辑复制，也可以使用DONT_TOUCH约束避免它们被优化掉。工程实践下面有一个简单的例子，看看DONT

发表于 11-12 14:14 •3298次阅读

XDC约束技巧之I/O篇（上）

《XDC 约束技巧之时钟篇》中曾对 I/O 约束做过简要概括，相比较而言，XDC 中的 I/O

发表于 04-06 09:53 •1338次阅读

XDC约束技巧之I/O篇（下）

继《XDC 约束技巧之 I/O 篇（上）》详细描述了如何设置 Input 接口约束后，我们接着来聊聊怎样设置 Output 接口约束，并分

发表于 04-10 11:00 •1121次阅读

约束、时序分析的概念

的数据交换可靠?如何使用I/O逻辑单元内部的寄存器资源?如何进行物理区域约束，完成物理综合和物理

发表于 05-29 10:06 •784次阅读