时钟晶体下面铺地和走线-德赢Vwin官网网

我们在单板电路设计时，针对时钟部分的注意事项，主要有以下几个方面可以考虑：

1、布局

时钟晶体和相关电路应布置在PCB的中央位置并且要有良好的地层，而不是靠近I/O接口处。不可将时钟产生电路做成子卡或者子板的形式，必须做在单独的时钟板上或者承载板上。

如下图所示，绿色框中部分下一层最好不要走线

在PCB时钟电路区域只布与时钟电路有关的器件，避免布设其他电路，晶体附近或者下面不要布其他信号线。在时钟发生电路、晶体下使用地平面，若其他信号穿过该平面，违反了映像平面功能，如果让信号穿越这个地平面的话，就会存在很小的地环路并影响地平面的连续性，这些地环路在高频时将会产生问题。

对于时钟晶体、时钟电路，可以采用屏蔽措施进行屏蔽处理。

若时钟外壳为金属，则PCB设计时一定要在晶体下方铺铜，并保证此部分与完整的地平面有良好的电气连接(通过多孔接地)。

2、时钟晶体下面铺地的好处

晶体振荡器内部的电路会产生射频电流，如果晶体是金属外壳封装的，直流电源脚是直流电压参考和晶体内部射频电流回路参考的依靠，通过地平面释放外壳被射频辐射产生的瞬态电流。总之，金属外壳是一个单端天线，附近的映像层、地平面层有时两层或者更多层做为射频电流对地的辐射耦合作用是足够的。

晶体下铺地对散热也是有好处的。时钟电路和晶体下铺地将提供一个映像平面，可以降低对相关晶体和时钟电路产生共模电流，从而降低射频辐射，地平面对差模射频电流同样有吸收作用，这个平面必须通过多点连接到完整的地平面上，并要求通过多个过孔，这样可以提供低的阻抗，为增强这个地平面的效果，时钟发生电路应该与这个地平面靠近。

SMT封装的晶体将比金属外壳的晶体有更多的射频能量辐射：因为表贴晶体大多是塑料封装，晶体内部的射频电流会向空间辐射并耦合到其他器件。

3、时钟信号的布线

时钟线建议走在多层PCB板的内层，即走带状线。走在内层能保证完整的映像平面，它可以提供一个低阻抗射频传输路径，并产生磁通量，以抵消它们的源传输线的磁通量，源和返回路径的距离越近，则消磁就越好。

由于增强了消磁能力，高密PCB板的每个完整平面映像层可提供6-8dB的抑制。

时钟布多层板的好处：有一层或者多层可以专门用于完整的电源和地平面，可以设计成好的去耦系统，减小地环路的面积，降低了差模辐射，减小了EMI，减小了信号和电源返回路径的阻抗水平，可以保持全程走线阻抗的一致性，减小了邻近走线间的串扰等。

免责声明：本文转载于网络，转载此文目的在于传播相关技术知识，版权归原作者所有，如涉及侵权，请联系小编删除

审核编辑黄宇

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

电路设计

电路设计

+关注

关注
6673

文章
2451

浏览量
204124
走线

走线

+关注

关注
3

文章
113

浏览量
23901
时钟晶体

时钟晶体

+关注

关注
0

文章
4

浏览量
2045

元器件下面的走线问题

我想问一下元器件下面的走线问题，就是什么时候元器件下面是可以走线的而什么时候是不能

发表于 11-18 21:40

继电器下面铺地对电路会有什么影响

我设计的板子，继电器下面铺了地的，使用起来没什么问题。但我看别人设计的，在继电器下面是不铺地的，不知道我的设计会有什么问题

发表于 12-11 15:24

【PCB小知识 8 】时钟

的器件，避免布设其他电路，晶体附近或者下面不要布其他信号线：在时钟发生电路、晶体下使用地平面，若其他信号穿过该平面，违反了映像平面功能，如果

发表于 12-20 19:27

PCB EMI设计IC的电源和时钟线处理

地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。　　2.6)所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。　　2.6.1) 跨岛出现在电源岛与电源岛之间。此时时钟

发表于 09-11 16:05

射频走线与地的那点事儿

0.1016 mm的。另外一个明显的现象是相对于未铺地的仿真结果，随着频率由800MHz到1GHz的增加，损耗趋大。　　我们可以从仿真的结果中得到这样一个结果：　　1.射频走线最好按50欧姆走

发表于 09-17 17:39

PCB走线镀锡

在电路板PCB设计时，有时候需要在不增加PCB走线宽度的情况下提高该走线通过大电流的能力，通常是在PCB走线上镀锡（或叫上锡），下面以在PC

发表于 10-31 15:00 •0次下载

浅谈射频走线与地

举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）：

发表于 11-28 10:29 •36次下载

关于射频走线和铺地的仿真实验

我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比;表层未铺地的PCB文件如下图1所示。

发表于 04-09 15:54 •5092次阅读

走线高速信号走线的九大规则

规则一：高速信号走线屏蔽规则如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都

发表于 02-14 11:53 •1.2w次阅读

PCB射频走线表层未铺地和没铺地有什么区别

举个例子来说吧。我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比；表层未铺地的PCB文件如下图1所示（两种线宽）：

发表于 11-03 10:40 •5次下载

射频走线与地的那点事儿

我们将对多层电路板进行射频线仿真，为了更好的做出对比，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比;表层未铺地的PCB文件如下图1所示(两种线宽)：图1a：线宽0.

发表于 02-10 12:18 •12次下载

PCB设计中蛇形走线的作用

蛇形走线是PCB设计中会遇到的一种比较特殊的走线形式(如下图所示)，很多人不理解蛇形走线的意义，下面

发表于 03-30 18:14 •4770次阅读

时钟晶体下面铺地和走线布局注意事项

单板上时钟的注意事项，主要有以下几个方面可以考虑。

发表于 05-09 10:09 •1099次阅读

单板上时钟晶体下面铺地的好处

在PCB时钟电路区域只布与时钟电路有关的器件，避免布设其他电路，晶体附近或者下面不要布其他信号线：在时钟

发表于 01-11 15:43 •264次阅读

单板上时钟的注意事项单板上时钟晶体下面铺地的好处

单板上时钟的注意事项单板上时钟晶体下面铺地的好处单板上时钟是指将

发表于 02-06 16:06 •578次阅读