我们知道,一个处在系统中的组件,总会有一些指标是需要满足的。自然,pipelinedADC中的OP也要满足一定的增益和带宽指标。
PipelinedADC中的OP主要分布在S/H电路和MDAC电路中。单就运放指标计算而言,无论是S/H还是MDAC,都可以作为同一类问题处理——即运放闭环系统的性能问题。运放有限增益导致即使时间足够长,输出仍然存在一个直流误差;运放的有限带宽导致在限定的时间窗口期内,输出并不能实现100%精度的建立。要使误差在系统允许范围内,运放的增益和带宽必须要达到一定限值以上。
图:ADC架构图
在计算之前,我们有必要先了解一下ADC的架构,这对理解计算过程是有帮助的。我们看上图,它由S/H电路、1~M个流水级和一个FlashADC组成。图中G表示每个流水极放大相时的闭环增益。对于1.5bit结构,G=2。
OP增益指标的计算
假设运放的增益为A,且暂不考虑寄生电容Cp的影响, MDAC闭环时的反馈系数为β,由于运放带来的有限开环增益误差, 可以证明输出电压表达式为:
公式(1)
公式(2)
其中, 是Vout,ideal是理想的输出电压如下(具体参考:如何推导一个1.5位MDAC的输出函数?):
公式(3)
因此, 增益误差为:
公式(4)
接下来我们将这个误差量折算到ADC的最前端,折算的方法是将该误差除以前向增益。根据前文的ADC架构图,设当前级为第i个流水级(i=1~M),折算到输入端的误差为:
公式(5)
从MDAC传输曲线可看出,其最大输出摆幅是(3/4)*VFS(具体参考:如何推导一个1.5位MDAC的输出函数?)。计算时我们按VFS进行,则上述最大增益误差应该小于整体精度的1/2。则有:
公式(6)
推出:
公式(7)
根据上式,假设一个9bit的ADC,我们尝试计算,结果如下表所示:
注意:
β值受Cp的影响,实际会小于1/2。因此考虑Cp影响后,因此实际要比表中的计算值更大。可以证明,只需要用代替上述公式中的β就可以得到考虑寄生后的表达式。
公式7也适用于S/H电路中OP的计算,但要取β=1,i=0。
审核编辑:黄飞
-
运放电路
+关注
关注
38文章
357浏览量
34853 -
模拟IC
+关注
关注
8文章
171浏览量
29378 -
adc
+关注
关注
98文章
6495浏览量
544441 -
寄生电容
+关注
关注
1文章
292浏览量
19225
发布评论请先 登录
相关推荐
评论